-
Patent Agency Ranking
公开(公告)号：CN101179050A
公开(公告)日：2008-05-14
申请号：CN200710167818.2
申请日：2007-10-26
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522 , H01L23/532
Abstract: 提供一种制造集成电路器件的方法。该方法包括：在半导体衬底上顺序地形成下部互连层、催化剂层以及缓冲层，形成层间介电层以覆盖缓冲层，形成穿过层间介电层的接触孔以便可部分地暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分生长碳纳米管以便接触孔可由碳纳米管填充。
-
公开(公告)号：CN102142442B
公开(公告)日：2016-03-16
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN102142442A
公开(公告)日：2011-08-03
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN102005456A
公开(公告)日：2011-04-06
申请号：CN201010264991.6
申请日：2010-08-26
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/00 , H01L23/485
CPC classification number: H01L27/11575 , H01L27/1157 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体存储器件，包括：实质上平面状的衬底；相对于衬底垂直的存储串，该存储串包括多个存储单元；以及多条伸长的字线，每条字线包括实质上平行于衬底且连接至存储串的第一部分、以及相对于衬底实质上倾斜并且在衬底上延伸的第二部分；其中，多条字线中的第一组与放置在存储串的第一侧的第一导线电连接，多条字线中的第二组与放置在存储串的第二侧的第二导线电连接。
-
公开(公告)号：CN101132008A
公开(公告)日：2008-02-27
申请号：CN200710146502.5
申请日：2007-08-17
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/532 , H01L21/8247 , H01L21/768
CPC classification number: H01L27/11507 , H01L27/11502 , H01L28/57
Abstract: 本发明提供了用于金属图案与铁电电容器的直接连接的FeRAM器件构造及其制造方法。FeRAM器件构造利用包含在导电塞中的一个或多个阻挡层的组合、包含在主导电图案或利用一种或多种贵金属形成的导电图案中的阻挡层，来抑制与传统的FeRAM构造相关的参量移位。
-
-
-
-
Search Results
15
records
(took 0.037 seconds)
