包括栅极的半导体器件
    11.
    发明公开

    公开(公告)号:CN112271180A

    公开(公告)日:2021-01-26

    申请号:CN202011037677.4

    申请日:2018-07-17

    Abstract: 一种半导体器件包括第一栅电极,第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上,同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。

    半导体器件
    12.
    发明公开

    公开(公告)号:CN111146202A

    公开(公告)日:2020-05-12

    申请号:CN201911075053.9

    申请日:2019-11-06

    Inventor: 朴玄睦

    Abstract: 一种半导体器件包括第一基板结构,其具有第一基板、设置在第一基板上的电路元件和设置在电路元件上的第一接合焊盘。第二基板结构连接到第一基板结构。第二基板结构包括:第二基板,具有第一表面和第二表面;彼此间隔开的第一导电层和第二导电层;焊盘绝缘层,具有暴露第二导电层的一部分的开口;以及栅电极,在第一方向上堆叠为彼此间隔开并且电连接到电路元件。第一接触插塞在第二表面上沿第一方向延伸并且连接到栅电极。第二接触插塞在第二表面上沿第一方向延伸并且电连接到第二导电层。第二接合焊盘电连接到第一接触插塞和第二接触插塞。

    包括栅极的半导体器件
    13.
    发明公开

    公开(公告)号:CN109273451A

    公开(公告)日:2019-01-25

    申请号:CN201810784256.4

    申请日:2018-07-17

    Abstract: 一种半导体器件包括第一栅电极,第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上,同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。

    集成电路器件及包括其的电子系统

    公开(公告)号:CN117769251A

    公开(公告)日:2024-03-26

    申请号:CN202311227611.5

    申请日:2023-09-21

    Inventor: 朴玄睦

    Abstract: 一种集成电路器件包括:在半导体衬底上在水平方向上延伸并在垂直方向上彼此重叠的多条导电线、与所述多条导电线交替并在水平方向上延伸的多个绝缘层、以及延伸穿过所述多条导电线和所述多个绝缘层的沟道结构。沟道结构包括核心绝缘层、在核心绝缘层的侧壁和底表面上的电阻变化层、在电阻变化层的外壁上的沟道层、以及在核心绝缘层的顶表面上的焊盘图案。电阻变化层的最顶表面与核心绝缘层接触并与焊盘图案的最底表面间隔开。

    三维半导体存储器件及其制造方法

    公开(公告)号:CN112366206B

    公开(公告)日:2023-11-10

    申请号:CN202011291354.8

    申请日:2017-01-06

    Abstract: 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括:基板,包括单元阵列区和连接区;下层叠结构,包括竖直地层叠在基板上的多个下电极,下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构;以及多个中间层叠结构,竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面,第一阶梯结构的斜坡具有第一倾斜角,第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角,第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。

    半导体器件
    20.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115394774A

    公开(公告)日:2022-11-25

    申请号:CN202210569674.8

    申请日:2022-05-24

    Abstract: 一种半导体器件包括:导电线,在衬底上在第一方向上延伸;绝缘图案层,在衬底上并具有在第二方向上延伸的沟槽,沟槽具有扩展到导电线中的扩展部分;沟道层,在沟槽的相对的侧壁上并连接到导电线的由沟槽暴露的区域;第一栅电极和第二栅电极,在沟道层上并分别沿着沟槽的相对的侧壁;栅极绝缘层,在沟道层与第一和第二栅电极之间;掩埋绝缘层,在沟槽内在第一栅电极和第二栅电极之间;以及第一接触和第二接触,分别被掩埋在绝缘图案层中并分别连接到沟道层的上部区域。

Patent Agency Ranking