公开(公告)号：CN110875271A

公开(公告)日：2020-03-10

申请号：CN201910481256.1

申请日：2019-06-04

Applicant: 三星电子株式会社

Inventor： 李大硕 ,  李学承 ,  林东灿 ,  金泰成 ,  文光辰

IPC: H01L23/488 ,  H01L21/48

Abstract: 本发明提供半导体芯片及其制造方法。半导体芯片包含：衬底；层间绝缘层，包含位于衬底的上表面上的底部层间绝缘层和位于底部层间绝缘层上的顶部层间绝缘层；蚀刻终止层，位于底部层间绝缘层与顶部层间绝缘层之间；接地焊盘，位于层间绝缘层上；以及贯通孔，经由衬底、层间绝缘层以及蚀刻终止层连接到接地焊盘。蚀刻终止层经隔离以免与接地焊盘直接接触。

公开(公告)号：CN119447097A

公开(公告)日：2025-02-14

申请号：CN202410448795.6

申请日：2024-04-15

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  林东灿 ,  朴秀晶 ,  李准京

IPC: H01L23/538 ,  H01L23/498 ,  H10B80/00 ,  B82Y30/00

Abstract: 一种半导体芯片结构包括多个半导体芯片。每个半导体芯片中包括的接合电极填充有纳米孪晶铜，并且接合电极的至少一部分中设置有细粒铜。

公开(公告)号：CN114203672A

公开(公告)日：2022-03-18

申请号：CN202110884964.7

申请日：2021-08-03

Applicant: 三星电子株式会社

Inventor： 李在珍 ,  H.金 ,  朴在花 ,  林东灿

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本公开提供布线结构、其制造方法以及具有其的集成电路芯片。一种布线结构包括：填充金属；在填充金属上的包括钴(Co)的覆盖金属，该覆盖金属具有沿着填充金属的侧表面和沿着填充金属的下表面的第一部分、以及沿着填充金属的上表面的第二部分；在覆盖金属的第一部分的外表面上的阻挡金属；以及在覆盖金属的第二部分的外表面上的封盖金属，该封盖金属包括钴(Co)合金，其中填充金属具有比覆盖金属和阻挡金属高的传导率。

公开(公告)号：CN110739290A

公开(公告)日：2020-01-31

申请号：CN201910633897.4

申请日：2019-07-15

Applicant: 三星电子株式会社

Inventor： 朴秀晶 ,  林东灿 ,  文光辰 ,  徐柱斌 ,  崔朱逸 ,  藤崎纯史

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

公开(公告)号：CN110610913A

公开(公告)日：2019-12-24

申请号：CN201910508897.1

申请日：2019-06-13

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  安振镐 ,  林东灿 ,  藤崎纯史

IPC: H01L23/48

Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。

公开(公告)号：CN102569173B

公开(公告)日：2015-07-01

申请号：CN201110402768.8

申请日：2011-12-02

Applicant: 三星电子株式会社

Inventor： 朴炳律 ,  崔吉铉 ,  方硕哲 ,  文光辰 ,  林东灿

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/05655 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种制造半导体装置的方法。在制造半导体装置的方法中，准备具有第一表面和与第一表面相对的第二表面的基底。在基底的将形成贯通电极的区域中形成牺牲层图案。牺牲层图案沿基底的厚度方向从基底的第一表面延伸。在基底的第一表面上形成上部布线层。上部布线层包括位于牺牲层图案上的布线。将基底的第二表面部分地去除以暴露牺牲层图案。从基底的第二表面去除牺牲层图案，以形成暴露布线的开口。在开口中形成要电连接到布线的贯通电极。

公开(公告)号：CN110610913B

公开(公告)日：2025-03-25

申请号：CN201910508897.1

申请日：2019-06-13

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  安振镐 ,  林东灿 ,  藤崎纯史

IPC: H01L23/48

Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。

公开(公告)号：CN109300871B

公开(公告)日：2023-05-19

申请号：CN201810794961.2

申请日：2018-07-19

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  徐柱斌 ,  林东灿 ,  藤崎纯史 ,  李镐珍

IPC: H01L23/488 ,  H01L21/48 ,  H01L25/065

Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。

公开(公告)号：CN111162048A

公开(公告)日：2020-05-15

申请号：CN201910627454.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  朴秀晶 ,  金泰成 ,  文光辰 ,  林东灿 ,  崔朱逸

IPC: H01L23/485 ,  H01L23/528 ,  H01L21/768

Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。

公开(公告)号：CN102569173A

公开(公告)日：2012-07-11

申请号：CN201110402768.8

申请日：2011-12-02

Applicant: 三星电子株式会社

Inventor： 朴炳律 ,  崔吉铉 ,  方硕哲 ,  文光辰 ,  林东灿

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/05655 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种制造半导体装置的方法。在制造半导体装置的方法中，准备具有第一表面和与第一表面相对的第二表面的基底。在基底的将形成贯通电极的区域中形成牺牲层图案。牺牲层图案沿基底的厚度方向从基底的第一表面延伸。在基底的第一表面上形成上部布线层。上部布线层包括位于牺牲层图案上的布线。将基底的第二表面部分地去除以暴露牺牲层图案。从基底的第二表面去除牺牲层图案，以形成暴露布线的开口。在开口中形成要电连接到布线的贯通电极。