公开(公告)号：CN105404706B

公开(公告)日：2019-04-23

申请号：CN201510490670.0

申请日：2015-08-11

Applicant: 三星电子株式会社

Inventor： 姜大权 ,  郑智荣 ,  金东均 ,  梁在锡 ,  黄盛昱

IPC: G06F17/50

Abstract: 公开了分解半导体器件的布局的方法和制造半导体器件的方法。分解半导体器件的布局的方法包括：半导体器件的布局中包括的多边形当中的多个交叉点的多边形可以被确定为复杂多边形，其中在所述多个交叉点中的每个交叉点处至少两条线交叉。第一针脚可以被插入在复杂多边形上的所述多个交叉点之间。可以通过在布局上执行图形划分操作来生成多个分解图形。

公开(公告)号：CN108962913A

公开(公告)日：2018-12-07

申请号：CN201810499974.7

申请日：2018-05-23

Applicant: 三星电子株式会社

Inventor： S.库查努里 ,  S.拉斯托吉 ,  R.拉杰夫 ,  朴哲弘 ,  梁在锡

IPC: H01L27/118

CPC classification number: H01L23/544 ,  G06F17/5077 ,  G06F17/5081 ,  H01L23/485 ,  H01L2223/5444 ,  H01L2924/0002 ,  H03K19/173 ,  H01L2924/00012 ,  H01L27/11803

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：在第一型式逻辑单元中在第一方向上平行地布置的一对参考导电线以及在第二型式逻辑单元中平行地布置的一对交换导电线，其中所述一对参考导电线和所述一对交换导电线中的在不同布线轨迹中的一个参考导电线和一个交换导电线具有相同的平面形状和相同的长度，并延伸以交叉第一型式逻辑单元和第二型式逻辑单元之间的单元边界。

公开(公告)号：CN108063157A

公开(公告)日：2018-05-22

申请号：CN201710972455.3

申请日：2017-10-18

Applicant: 三星电子株式会社

Inventor： 夏尔马·迪帕克 ,  拉吉普·兰詹 ,  克查纳利·苏巴斯 ,  朴哲弘 ,  梁在锡 ,  千宽永

IPC: H01L29/06 ,  H01L29/423

CPC classification number: H01L27/0207 ,  H01L21/823475 ,  H01L27/088 ,  H01L27/092 ,  H01L29/41791 ,  H01L29/42372 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/0642 ,  H01L29/0684 ,  H01L29/42316

Abstract: 本发明提供一种半导体装置，其包含：第一有源图案，其在衬底的第一区和第二区上在第一方向上延伸；第一虚拟栅极电极，其在第二方向上延伸与第一区和第二区之间的第一有源图案交叉；接触结构，其接触第一虚拟栅极电极并且在第一方向上延伸；以及电力线，其安置在接触结构上并且电连接到接触结构。电力线在第一方向上延伸。当在平面图中查看时接触结构与电力线重叠。本发明的半导体装置的整体面积可以减小并且半导体装置的电气特征可以得到改进。

公开(公告)号：CN111146148B

公开(公告)日：2024-06-28

申请号：CN201910897507.4

申请日：2019-09-23

Applicant: 三星电子株式会社

Inventor： 金荣勋 ,  梁在锡 ,  李海王

IPC: H01L21/8234 ,  H01L27/088

Abstract: 公开了一种半导体器件及其制造方法。所述方法包括：在衬底上顺序地堆叠下部牺牲层和上部牺牲层；图案化所述上部牺牲层以形成第一上部牺牲图案和第二上部牺牲图案；分别在所述第一上部牺牲图案的侧壁和所述第二上部牺牲图案的侧壁上形成第一上部间隔物和第二上部间隔物；使用所述第一上部间隔物和所述第二上部间隔物作为蚀刻掩模来图案化所述下部牺牲层，以形成多个下部牺牲图案；在所述多个下部牺牲图案的侧壁上形成多个下部间隔物；以及使用所述多个下部间隔物作为蚀刻掩模来图案化所述衬底。所述第一上部间隔物和所述第二上部间隔物彼此连接。

公开(公告)号：CN109087915B

公开(公告)日：2023-09-12

申请号：CN201810587258.4

申请日：2018-06-06

Applicant: 三星电子株式会社

Inventor： 赵文祺 ,  金贤煜 ,  辛宗灿 ,  黄莉铃 ,  梁在锡 ,  郑臻愚

IPC: H10B10/00 ,  H01L29/78

Abstract: 提供了半导体器件。一种半导体器件包括栅极结构和邻近的接触。半导体器件包括连接到接触的连接器。在一些实施方式中，半导体器件包括连接到连接器的布线图案。此外，在一些实施方式中，连接器和半导体器件的第一单元与第二单元之间的边界相邻。

公开(公告)号：CN108172571B

公开(公告)日：2023-01-10

申请号：CN201711283666.2

申请日：2017-12-07

Applicant: 三星电子株式会社

Inventor： K.苏巴什 ,  R.西德哈思 ,  D.夏尔马 ,  朴哲弘 ,  梁在锡

IPC: H01L27/02

Abstract: 一种集成电路(IC)器件包括至少一个标准单元。该至少一个标准单元包括：第一有源区和第二有源区，分别设置在虚设区域的两侧的每个上，第一有源区和第二有源区具有不同的导电类型并在第一方向上延伸；第一栅线和第二栅线，在垂直于第一方向的第二方向上平行于彼此延伸跨过第一有源区和第二有源区；第一旁路互连结构，配置为电连接第一栅线与第二栅线；以及第二旁路互连结构，配置为电连接第二栅线与第一栅线。第一旁路互连结构和第二旁路互连结构包括在第一方向上延伸的下互连层、在第二方向上延伸的上互连层以及接触通路。

公开(公告)号：CN110943080A

公开(公告)日：2020-03-31

申请号：CN201910609180.6

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 金煐勋 ,  梁在锡 ,  李海王

IPC: H01L27/088 ,  H01L29/78

Abstract: 一种半导体器件包括：有源区域，在衬底上沿第一方向延伸；掩埋导电层，在衬底上与有源区域相邻设置并沿第一方向延伸；栅电极，交叉有源区域并沿交叉第一方向的第二方向延伸；源/漏层，在栅电极的一侧设置在有源区域上；栅隔离图案，设置在掩埋导电层上以与栅电极的一端相邻设置，并沿第一方向延伸；以及接触插塞，设置在源/漏层上、电连接到掩埋导电层并与栅隔离图案接触。

公开(公告)号：CN110838484A

公开(公告)日：2020-02-25

申请号：CN201910307666.4

申请日：2019-04-17

Applicant: 三星电子株式会社

Inventor： R.阿兹马特 ,  S.拉斯托吉 ,  朴哲弘 ,  梁在锡 ,  千宽永

IPC: H01L27/02

Abstract: 一种包括标准单元的集成电路包括：多个第一阱，以第一宽度沿第一水平方向延伸并具有第一导电类型；以及多个第二阱，以第二宽度沿第一水平方向延伸并具有第二导电类型，其中所述多个第一阱和所述多个第二阱在与第一水平方向正交的第二水平方向上交替布置，当m和n是大于或等于3的整数时，标准单元具有第二水平方向上的长度，该长度等于第一宽度的一半的m倍与第二宽度的一半的n倍之和。

公开(公告)号：CN110610992A

公开(公告)日：2019-12-24

申请号：CN201910259333.9

申请日：2019-04-01

Applicant: 三星电子株式会社

Inventor： 金煐勋 ,  梁在锡 ,  李海王

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/762

Abstract: 提供了一种半导体器件。该半导体器件包括：第一鳍图案和第二鳍图案，通过第一隔离沟槽分离并在第一方向上延伸；第三鳍图案，在与第一方向相交的第二方向上与第一鳍图案间隔开并在第一方向上延伸；第四鳍图案，通过第二隔离沟槽与第三鳍图案分离；第一栅结构，与第一鳍图案相交，并且具有沿第一鳍图案的上表面延伸的部分；第二栅结构，与第二鳍图案相交，并且具有沿第二鳍图案的上表面延伸的部分；以及第一元件隔离结构，填充第二隔离沟槽，并且面对第一栅结构的短边。

公开(公告)号：CN109087915A

公开(公告)日：2018-12-25

申请号：CN201810587258.4

申请日：2018-06-06

Applicant: 三星电子株式会社

Inventor： 赵文祺 ,  金贤煜 ,  辛宗灿 ,  黄莉铃 ,  梁在锡 ,  郑臻愚

IPC: H01L27/11 ,  H01L29/78

Abstract: 提供了半导体器件。一种半导体器件包括栅极结构和邻近的接触。半导体器件包括连接到接触的连接器。在一些实施方式中，半导体器件包括连接到连接器的布线图案。此外，在一些实施方式中，连接器和半导体器件的第一单元与第二单元之间的边界相邻。