公开(公告)号：CN108122987B

公开(公告)日：2023-06-27

申请号：CN201711206000.7

申请日：2017-11-27

Applicant: 三星电子株式会社

Inventor： 许然喆 ,  夏尔马·迪帕克 ,  千宽永

IPC: H01L29/78

Abstract: 一种半导体装置，包括具有上表面及下表面的衬底以及从所述衬底的上表面延伸的第一有源图案至第三有源图案。所述第一有源图案至所述第三有源图案在第一方向上彼此相邻地排列。所述第二有源图案设置在所述第一有源图案与所述第三有源图案之间。所述半导体装置也包括环绕所述第一有源图案的侧表面及所述第二有源图案的侧表面的第一栅极电极、以及环绕所述第三有源图案的侧表面的第二栅极电极。所述第一有源图案至所述第三有源图案中的每一个包括第一杂质区、沟道区、及第二杂质区。

公开(公告)号：CN112071837A

公开(公告)日：2020-12-11

申请号：CN202010079485.3

申请日：2020-02-04

Applicant: 三星电子株式会社

Inventor： 金泰炯 ,  千宽永 ,  金润镇

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/10

Abstract: 公开了一种半导体器件，所述半导体器件包括：有源区，所述有源区从衬底向上突出；多个沟道图案，所述多个沟道图案在所述有源区上沿第一方向彼此间隔开；以及栅电极，所述栅电极在所述有源区上沿所述第一方向延伸并覆盖所述多个沟道图案。所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案。所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。

公开(公告)号：CN110911474A

公开(公告)日：2020-03-24

申请号：CN201910850259.8

申请日：2019-09-09

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  金洞院 ,  裴金钟 ,  千宽永

IPC: H01L29/10 ,  H01L29/423 ,  H01L27/088 ,  H01L27/11

Abstract: 提供了一种半导体器件。该半导体器件包括：第一线图案，设置在衬底上并沿第一方向延伸；第一栅电极，围绕第一线图案并沿第二方向延伸，第一方向与第二方向垂直相交；第一晶体管，包括第一线图案和第一栅电极；第二线图案，设置在衬底上并沿第一方向延伸；第二栅电极，围绕第二线图案并沿第二方向延伸；以及第二晶体管，包括第二线图案和第二栅电极，其中第一线图案在第二方向上的宽度不同于第二线图案在第二方向上的宽度。

公开(公告)号：CN119545898A

公开(公告)日：2025-02-28

申请号：CN202410532392.X

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 朴志䛵 ,  姜秉柱 ,  林载炯 ,  千宽永 ,  崔秀斌

IPC: H10D84/85 ,  H10D84/03

Abstract: 一种三维半导体器件可以包括：背面金属层；下沟道图案，在背面金属层上；第一下源/漏图案和第二下源/漏图案，在第一方向上彼此间隔开，下沟道图案介于第一下源/漏图案与第二下源/漏图案之间，第一下源/漏图案连接到下沟道图案；上沟道图案，在下沟道图案上；第一上源/漏图案，在第一下源/漏图案上，第一上源/漏图案连接到上沟道图案；第二上源/漏图案，在第二下源/漏图案上；以及宽过孔，将第一上源/漏图案电连接到第二下源/漏图案。宽过孔可以包括具有第一顶表面的第一过孔部分和具有第二顶表面的第二过孔部分，并且这里，第二顶表面可以处于比第一顶表面低的水平处。

公开(公告)号：CN112420707A

公开(公告)日：2021-02-26

申请号：CN202010841469.3

申请日：2020-08-20

Applicant: 三星电子株式会社

Inventor： 金泰炯 ,  郑臻愚 ,  权智旭 ,  R.阿兹马特 ,  千宽永

IPC: H01L27/11 ,  H01L27/02

Abstract: 一种半导体器件，其包括：衬底；在衬底的上部上的第一至第三有源图案，有源图案在第一方向上顺序地布置并且在与第一方向交叉的第二方向上延伸；分别连接到第一至第三有源图案的第一至第三电源轨，其中第二有源图案在第一方向上的宽度是第一有源图案在第一方向上的宽度的至少两倍，并且是第三有源图案在第一方向上的宽度的至少两倍，第一有源图案不与第一电源轨垂直地重叠，第二有源图案与第二电源轨垂直地重叠，并且第三有源图案不与第三电源轨垂直地重叠。

公开(公告)号：CN109494252A

公开(公告)日：2019-03-19

申请号：CN201810873335.2

申请日：2018-08-02

Applicant: 三星电子株式会社

Inventor： 席德哈斯·瑞斯托吉 ,  沙布哈许·克查尼利 ,  梁在锡 ,  千宽永

IPC: H01L29/78 ,  H01L29/417

CPC classification number: H01L23/5221 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/0653 ,  H01L29/785 ,  H01L29/41791

Abstract: 一种半导体装置，包括：绝缘体，在衬底上，并具有相对的第一侧和第二侧，第一侧和第二侧中的每一个沿第一方向延伸；第一鳍图案，从绝缘体的第三侧沿第一方向延伸；第二鳍图案，从绝缘体的第四侧沿第一方向延伸；以及第一栅极结构，从绝缘体的第一侧沿横向于第一方向的第二方向延伸。所述装置还包括：第二栅极结构，从绝缘体的第二侧沿第二方向延伸；第三鳍图案，与第一栅极结构交叠，与绝缘体的第一侧隔开，并且沿第一方向延伸；第四鳍图案，与第二栅极结构交叠，与第二侧隔开，并且在第二侧延伸的方向上延伸。绝缘体的上表面高于第一鳍图案的上表面和第二鳍图案的上表面。

公开(公告)号：CN107919358A

公开(公告)日：2018-04-17

申请号：CN201710880103.5

申请日：2017-09-26

Applicant: 三星电子株式会社

Inventor： 金孝真 ,  金昶和 ,  全辉璨 ,  朴哲弘 ,  梁在锡 ,  千宽永

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L23/535 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76889 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/785

Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：在衬底上的栅极结构；分别在衬底的邻近栅极结构的部分上的源极/漏极层；分别接触源极/漏极层的上表面的第一接触插塞；接触栅极结构中的一个的第二接触插塞，第二接触插塞的侧壁由绝缘间隔物覆盖；以及共同地接触栅极结构中的至少一个的上表面和第一接触插塞中的至少一个的第三接触插塞，第三接触插塞的侧壁的至少一部分不被绝缘间隔物覆盖。

公开(公告)号：CN115411029A

公开(公告)日：2022-11-29

申请号：CN202210020008.9

申请日：2022-01-10

Applicant: 三星电子株式会社

Inventor： 朴判济 ,  姜秉柱 ,  金允贞 ,  千宽永

IPC: H01L27/02 ,  H01L23/528

Abstract: 提供了包括标准单元的集成电路芯片。所述集成电路芯片包括：基底，包括第一元件区域和第二元件区域；第一沟道有源区域，沿第一方向延伸；第二沟道有源区域；栅极线，沿第二方向延伸并与第一沟道有源区域和第二沟道有源区域交叉；扩散中断，沿第二方向延伸；源极/漏极区域，位于栅极线的相对侧处并位于第一沟道有源区域和第二沟道有源区域上；第一电力线，电连接到源极/漏极区域；以及第二电力线，电连接到源极/漏极区域并具有比第一电力线的电压电平低的电压电平，其中，扩散中断包括：第一区域，包括绝缘体并与第一元件区域叠置；以及第二区域，包括与栅极线的材料相同的材料并与第二元件区域叠置，其中，第二区域电连接到第二电力线。

公开(公告)号：CN112820728A

公开(公告)日：2021-05-18

申请号：CN202011296256.3

申请日：2020-11-18

Applicant: 三星电子株式会社

Inventor： 蔡中揆 ,  千宽永 ,  金润镇

IPC: H01L27/02 ,  H01L27/105 ,  H01L21/8234

Abstract: 一种半导体器件，包括：一对第一和第二虚设有源区，在第一水平方向上延伸并且在第二水平方向上彼此间隔开；一对第一和第二电路有源区，在第一水平方向上延伸并且在第二水平方向上间隔开；以及多个线图案，在第二水平方向上延伸并且在第一水平方向上间隔开。所述一对第一和第二虚设有源区可以在所述多个线图案当中的彼此相邻的一对线图案之间。第一和第二虚设有源区中的至少一个可以具有宽度改变部分，在该宽度改变部分中，第一和第二虚设有源区中的所述至少一个的宽度在彼此相邻的所述一对线图案之间在第二水平方向上改变。

公开(公告)号：CN110838484A

公开(公告)日：2020-02-25

申请号：CN201910307666.4

申请日：2019-04-17

Applicant: 三星电子株式会社

Inventor： R.阿兹马特 ,  S.拉斯托吉 ,  朴哲弘 ,  梁在锡 ,  千宽永

IPC: H01L27/02

Abstract: 一种包括标准单元的集成电路包括：多个第一阱，以第一宽度沿第一水平方向延伸并具有第一导电类型；以及多个第二阱，以第二宽度沿第一水平方向延伸并具有第二导电类型，其中所述多个第一阱和所述多个第二阱在与第一水平方向正交的第二水平方向上交替布置，当m和n是大于或等于3的整数时，标准单元具有第二水平方向上的长度，该长度等于第一宽度的一半的m倍与第二宽度的一半的n倍之和。