-
公开(公告)号：CN118230777A
公开(公告)日：2024-06-21
申请号：CN202311163069.1
申请日：2023-09-11
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C7/22 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 提供了发送器、存储器件和包括该发送器的半导体器件。发送器被配置为并行地接收第一数据至第N数据并且响应于相位彼此不同的第一时钟信号至第N时钟信号来顺序地输出第一数据至第N数据，其中N是至少为2的整数，发送器包括：第一数据选择器至第N数据选择器，包括与第一数据至第N数据对应的第一数据选择器和第二数据选择器，第一数据选择器至第N数据选择器中的每一者被配置为：对第一数据至第N数据中的一者和第一时钟信号至第N时钟信号执行逻辑运算并且输出多个数据选择信号；第一前置驱动器，与第一数据选择器至第N数据选择器当中的至少两个数据选择器对应，第一前置驱动器被配置为：从至少两个数据选择器接收多个数据选择信号。
-
公开(公告)号：CN116257474A
公开(公告)日：2023-06-13
申请号：CN202211567454.8
申请日：2022-12-07
Applicant: 三星电子株式会社
Abstract: 提供了一种并串接口电路以及具有其的发送装置。所述并串接口电路包括：均衡器，其用于将奇数数据延迟半个周期，并顺序地生成奇数前置数据、奇数主数据和奇数后置数据，并且将偶数数据延迟半个周期，并顺序地生成偶数前置数据、偶数主数据和偶数后置数据；最终并串转换器，其用于顺序地且交替地选择所述偶数前置数据和所述奇数前置数据以生成前置数据，顺序地且交替地选择反相奇数主数据和反相偶数主数据以生成反相主数据，并且顺序地且交替地选择所述偶数后置数据和所述奇数后置数据以生成后置数据；以及驱动器，其用于驱动所述前置数据以生成前置数据电平，驱动所述反相主数据以生成反相主数据电平，并且驱动所述后置数据以生成后置数据电平。
-
公开(公告)号：CN116072167A
公开(公告)日：2023-05-05
申请号：CN202211012386.9
申请日：2022-08-23
Applicant: 三星电子株式会社
IPC: G11C7/22 , G11C7/12 , G11C11/4096 , G11C11/4072
Abstract: 提供了存储器装置、主机装置和操作存储器装置的方法。所述存储器装置包括：数据信号生成器，被配置为将数据信号提供给发送驱动器；发送驱动器，被配置为基于数据信号输出具有第一信号电平至第三信号电平中的任意一个的多电平信号；命令解码器，被配置为从存储器装置的外部接收反馈信号并且对反馈信号进行解码；数据信号控制器，被配置为基于命令解码器的解码结果调整数据信号；和驱动强度控制器，被配置为基于命令解码器的解码结果调整第一信号电平至第三信号电平中的至少一个。
-
公开(公告)号：CN115954023A
公开(公告)日：2023-04-11
申请号：CN202211198159.X
申请日：2022-09-29
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种接收多电平信号的接收器，包括采样保持电路、第一模数转换电路和第二模数转换电路、以及数模转换电路。采样保持电路通过对输入数据信号进行采样和保持来生成采样数据信号。第一模数转换电路基于输入数据信号和多个参考电压中的第一选择参考电压产生输出数据的第一位。数模转换电路基于输出数据的第一位从多个参考电压中选择至少一个附加选择参考电压。第二模数转换电路基于采样数据信号和至少一个附加选择参考电压产生输出数据的至少一个附加位。
-
公开(公告)号：CN110034764A
公开(公告)日：2019-07-19
申请号：CN201811523586.4
申请日：2018-12-13
Applicant: 三星电子株式会社
Abstract: 一种量化器，包括：量化器电容器，具有第一端和第二端；输入计算器，其接收输入电压，对输入电压求和，并将求和结果输出到所述量化器电容器的第一端；定标器，接收参考电压和定标代码，取决于定标代码从参考电压生成定标电压，并将所述定标电压输出到所述量化器电容器的第二端；以及锁存器，存储所述量化器电容器的第一端的输出电压。
-
Patent Agency Ranking
公开(公告)号：CN110034764B
公开(公告)日：2024-11-26
申请号：CN201811523586.4
申请日：2018-12-13
Applicant: 三星电子株式会社
Abstract: 一种量化器，包括：量化器电容器，具有第一端和第二端；输入计算器，其接收输入电压，对输入电压求和，并将求和结果输出到所述量化器电容器的第一端；定标器，接收参考电压和定标代码，取决于定标代码从参考电压生成定标电压，并将所述定标电压输出到所述量化器电容器的第二端；以及锁存器，存储所述量化器电容器的第一端的输出电压。
-
公开(公告)号：CN118351900A
公开(公告)日：2024-07-16
申请号：CN202410030298.4
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 提供了正交误差校正电路和具有其的存储器装置。存储器装置包括：时钟接收器，其接收外部时钟信号；发送器，其并行地接收第一至第N数据并且基于包括不同相位的第一至第N时钟信号顺序地输出第一至第N数据；正交误差校正电路，其校正第一至第N时钟信号之间的偏斜，其中，外部时钟信号包括与第一至第N时钟信号相同的频率，并且正交误差校正电路选择性地接收第一至第N时钟信号中的第一时钟信号，基于相对于第一时钟信号的延迟操作产生包括与第一时钟信号的相位不同的相位的第二时钟信号，并且通过执行基于第一时钟信号和第二时钟信号产生的第一至第N时钟信号之间的相位比较来校正第一至第N时钟信号之间的偏斜。
-
公开(公告)号：CN118262772A
公开(公告)日：2024-06-28
申请号：CN202311547317.2
申请日：2023-11-17
Applicant: 三星电子株式会社
IPC: G11C29/02 , G11C29/50 , G11C7/10 , G11C11/408 , G11C11/4093
Abstract: 公开了一种存储器件，包括：上拉驱动器，连接在电源电压和第一节点之间；T线圈电路，连接在第一节点和第二节点之间；外部电阻器；以及ZQ控制器，为对上拉驱动器执行ZQ校准操作。ZQ控制器包括：路径选择电路，选择第一节点和第二节点之中的一个节点；比较电路，将由路径选择电路选择的一个节点的电压与上拉参考电压进行比较，并输出比较结果；以及代码生成电路，基于比较结果来生成用于驱动上拉驱动器的上拉代码。当生成上拉代码时，外部电阻器连接在第二节点和地电压之间。
-
公开(公告)号：CN115967380A
公开(公告)日：2023-04-14
申请号：CN202211222707.8
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 一种用于时钟信号的延迟电路，包括第一信号发生器、第一反相电路、第二信号发生器和第二反相电路。第一信号发生器被配置为基于延迟码生成多个第一开关信号。第一反相电路包括多个第一反相器，其分别响应于多个第一开关信号而选择性地开启，并且被配置为调节时钟信号的第一边沿和第二边沿两者的第一延迟时间。第二信号发生器被配置为基于占空比码生成多个第二开关信号。第二反相电路包括多个第二上拉单元和多个第二下拉单元，多个第二上拉单元中的相应的第二上拉单元或多个第二下拉单元中的相应的第二下拉单元响应于多个第二开关信号中的相应的第二开关信号而选择性地开启。第二反相电路被配置为调节时钟信号的第一边沿、第二边沿、或第一边沿和第二边沿两者的第二延迟时间。
-
公开(公告)号：CN115480606A
公开(公告)日：2022-12-16
申请号：CN202210472606.X
申请日：2022-04-29
Applicant: 三星电子株式会社
IPC: G05F1/56
Abstract: 公开了一种电压调节器和具有其的半导体存储器装置。电压调节器包括：放大器，其被配置为对参考电压与反馈电压之间的差进行放大以生成放大器输出电压；电压反馈单元，其连接在输出电源电压生成节点与地电压之间，并且被配置为生成反馈电压；第一传输门单元，其连接在输入电源电压与输出电源电压生成节点之间并且响应于放大器输出电压被驱动以提供第一电流；电流负载复制单元，其连接在输出电源电压生成节点与地电压之间，并且被配置为消耗第一电流；以及传输单元，其连接在输入电源电压与输出电源电压生成节点之间，并且当电流负载单元执行操作时响应于放大器输出电压被驱动，以提供第二电流。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.034 seconds)
