公开(公告)号：CN112783808A

公开(公告)日：2021-05-11

申请号：CN202010964996.3

申请日：2020-09-15

Applicant: 三星电子株式会社

Inventor： 曺永慜 ,  边大锡 ,  金东成

IPC: G06F13/18 ,  G06F13/16

Abstract: 提供了存储器装置和包括存储器装置的存储器系统。存储器装置提供了第一存储器区域和第二存储器区域。智能缓冲器包括优先级设置单元和通道控制器，优先级设置单元接收感测数据和相应的权重，基于相应的权重确定感测数据的优先级，并基于优先级将感测数据分类为第一优先级感测数据或第二优先级感测数据，通道控制器将通道分配给第一通道组，将另一通道分配给第二通道组，指派第一通道组以处理与第一存储器区域相关的第一优先级感测数据，并且指派第二通道组以处理与第二存储器区域相关的第二优先级感测数据。

公开(公告)号：CN111292777A

公开(公告)日：2020-06-16

申请号：CN201911242838.0

申请日：2019-12-06

Applicant: 三星电子株式会社

Inventor： 白洗献 ,  张基昌 ,  边大锡

IPC: G11C5/14

Abstract: 提供了一种电压发生器及操作其的方法。该方法包括：提供参考电压，感测用于基于参考电压增加多个字线的电压的充电电流的大小，确定感测的充电电流的大小是否大于峰值电流值，当感测的充电电流的大小小于或等于峰值电流值时，根据第一斜率增加参考电压，以及当感测的充电电流的大小大于峰值电流值时，根据小于第一斜率的第二斜率增加参考电压。

公开(公告)号：CN105575424B

公开(公告)日：2018-12-21

申请号：CN201510716402.6

申请日：2015-10-29

Applicant: 三星电子株式会社

Inventor： 尹治元 ,  朴贤国 ,  边大锡

IPC: G11C13/00

Abstract: 本公开涉及电阻式存储器件及其操作方法。操作存储器件的方法包括：通过在第一置位写间隔期间向连接至所选择的存储单元的第一信号线施加第一电压和向连接至所选择的存储单元的第二信号线施加第二电压，来向所选择的存储单元施加预写电压，其中第一电压的电平高于第二电压的电平；并且在此之后，通过在第二置位写间隔期间向第一信号线施加具有低于第一电压的电平并且高于第二电压的电平的电平的第三电压，来向所选择的存储单元施加写电压。

公开(公告)号：CN105632558A

公开(公告)日：2016-06-01

申请号：CN201510822283.2

申请日：2015-11-24

Applicant: 三星电子株式会社

Inventor： 朴贤国 ,  尹治元 ,  边大锡

IPC: G11C16/26 ,  G11C16/34

Abstract: 本申请公开了包括多电平单元的存储器件及其操作方法。操作存储器件的方法包括：通过多个感测操作相对于多电平单元执行第一读操作以确定第一状态；和通过多个感测操作相对于多电平单元执行第二读操作以确定第二状态。在第一读操作中在第一感测操作中使用的第一电压的电平与在第二感测操作中使用的第二电压的电平不同于在第二读操作中在第一感测操作中使用的第三电压的电平与在第二感测操作中使用的第四电压的电平之间的差。

公开(公告)号：CN101751994A

公开(公告)日：2010-06-23

申请号：CN200910222874.0

申请日：2006-01-20

Applicant: 三星电子株式会社

Inventor： 姜东求 ,  边大锡 ,  林瀛湖

IPC: G11C11/56 ,  G11C16/06

CPC classification number: G11C16/0483 ,  G11C8/08 ,  G11C16/08

Abstract: 一种非易失性半导体存储器件，包括：系列连接的一串第一至第N非易失性存储单元，连接在第一和第二选择晶体管之间；第一和第二伪单元，分别介于第一选择晶体管与第一非易失性存储单元之间、以及第二选择晶体管与第N非易失性存储单元之间；其中每个非易失性存储单元由相应的普通字线选通，而且第一和第二伪单元中的每一个由相应的伪字线选通；以及驱动器块，包括普通字线驱动器和伪字线驱动器，伪字线驱动器能够相对于普通字线驱动器独立地与接收的地址相关地工作。

公开(公告)号：CN101369464A

公开(公告)日：2009-02-18

申请号：CN200810171440.8

申请日：2008-05-19

Applicant: 三星电子株式会社

Inventor： 边大锡

IPC: G11C29/00

Abstract: 可以通过下述步骤提供一种操作包括在存储卡中的非易失性存储器件的方法：重映射存储卡中的第一非易失性MAT中的坏块的地址和重映射存储卡中的第二非易失性MAT中的坏块的地址，该第二非易失性MAT包括与第一非易失性MAT中的块地址映射的块。还可以通过下述步骤提供扫描非易失性存储器件的坏块的方法：从非易失性存储器件的最低块地址之上的开始块地址开始顺序扫描非易失性存储器件中的块以寻找表示相应块是坏块的数据，其中该开始块地址基于非易失性存储器件的产率。

公开(公告)号：CN101174462A

公开(公告)日：2008-05-07

申请号：CN200710159635.6

申请日：2007-09-06

Applicant: 三星电子株式会社

Inventor： 蔡东赫 ,  边大锡

IPC: G11C16/10 ,  G11C16/34

CPC classification number: G11C16/3404

Abstract: 一种用于编程包括至少一个标识单元和多个多位存储单元的多层非易失性存储器的方法。每一个存储单元存储最低有效位(LSB)和最高有效位(MSB)的数据。使用LSB数据编程单元，使得编程过的存储单元具有大于VR1的阈值电压。修改阈值电压使得对于第三或第四值具有大于VR2的阈值电压。使用MSB数据编程存储单元，使得阈值电压对于第一值小于VR1，对于第二值大于VR1且小于VR2，对于第三值大于VR2且小于VR3，对于第四值大于VR3。VR1小于VR2，VR2小于VR3。编程标识单元以显示是否已经编程MSB数据。

公开(公告)号：CN112732173B

公开(公告)日：2024-10-01

申请号：CN202011161755.1

申请日：2020-10-27

Applicant: 三星电子株式会社

Inventor： 劝兑晎 ,  边大锡 ,  金灿镐 ,  金泰孝

IPC: G06F3/06 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0882

Abstract: 一种存储器设备，包括：第一存储区，包括具有多个每个用于根据N比特数据存取方案存储N比特数据的第一存储器单元的第一存储器单元阵列，和第一外围电路，用于控制第一存储器单元并安置在第一存储器单元阵列之下；第二存储区，包括具有多个每个用于根据M比特数据存取方案存储M比特数据的第二存储器单元的第二存储器单元阵列，和第二外围电路，用于控制第二存储器单元并安置在第二存储器单元阵列之下，第一存储区和第二存储区包括在单个半导体芯片中并共享输入和输出接口；和控制器，通过响应于接收由外部传感器获取的感测数据向感测数据应用存储在第一存储区中的权重生成计算数据，并根据权重将计算数据存储在第一存储区或第二存储区之一中。

公开(公告)号：CN118540942A

公开(公告)日：2024-08-23

申请号：CN202410190592.1

申请日：2024-02-20

Applicant: 三星电子株式会社

Inventor： 二山拓也 ,  边大锡

IPC: H10B12/00

Abstract: 公开了一种存储器件。该存储器件包括：第一单元区域，包括第一存储串；第二单元区域，附接到第一单元区域，并且包括第二存储串；以及外围电路区域，附接到第一单元区域，并且包括被配置为控制第一存储串和第二存储串的外围电路，第一单元区域包括与第一存储串电连接的低层级位线、设置在外围电路区域和第一单元区域之间的低层级接合焊盘、与低层级接合焊盘连接的低层级连接过孔、设置在第一单元区域和第二单元区域之间的高层级接合焊盘，第二单元区域包括与第二存储串电连接的高层级位线、以及与高层级接合焊盘连接并从低层级连接过孔横向地偏移的高层级连接过孔。

公开(公告)号：CN118430602A

公开(公告)日：2024-08-02

申请号：CN202410088853.9

申请日：2024-01-22

Applicant: 三星电子株式会社

Inventor： 劝兑晎 ,  边大锡

IPC: G11C8/08 ,  G11C8/14 ,  G11C16/04

Abstract: 一种存储器件，包括：第一芯片，包括存储单元阵列；以及第二芯片，接合到第一芯片并且包括电压发生器，该电压发生器被配置为生成供应给存储单元阵列的电压，其中，第二芯片包括连接到电压发生器并接合到外部电荷泵的接合焊盘。