公开(公告)号：CN119718003A

公开(公告)日：2025-03-28

申请号：CN202410970723.8

申请日：2024-07-19

Applicant: 三星电子株式会社

Inventor： 金东成 ,  金宇中 ,  朴润志 ,  孙英薰 ,  李善奎 ,  陈一龙

IPC: G06F1/10 ,  G06F1/08

Abstract: 提供了一种装置和一种用于调整数据与时钟之间的偏斜的方法。由电源电压驱动的装置包括调整数据与时钟之间的偏斜的时钟电路。时钟电路基于数据与时钟之间的相位差执行经过第一环路的第一环路操作以及经过第二环路的第二环路操作。执行第一环路操作，直到数据和时钟之间没有相位差为止，并且执行第二环路操作，直到表示数据相对于电源电压电平的延迟变化的第一斜率和表示时钟延迟变化的第二斜率变得彼此相同为止。

公开(公告)号：CN114067869A

公开(公告)日：2022-02-18

申请号：CN202110640877.7

申请日：2021-06-09

Applicant: 三星电子株式会社

Inventor： 金东成 ,  曹永慜 ,  尹治元

IPC: G11C7/22 ,  G11C29/02

Abstract: 提供了非易失性存储器设备和包括非易失性存储器设备的存储设备。该非易失性存储器设备包括通过相同的通道连接到控制器的第一存储器芯片和第二存储器芯片。第一存储器芯片基于从控制器接收的时钟信号从第一内部时钟信号生成第一信号。第二存储器芯片基于该时钟信号从第二内部时钟信号生成第二信号，并且通过基于第一信号和第二信号之间的相位差延迟第二内部时钟信号，来基于第一信号的相位对第二信号执行相位校准操作。

公开(公告)号：CN102483766A

公开(公告)日：2012-05-30

申请号：CN201080040714.5

申请日：2010-09-13

Applicant: 三星电子株式会社

Inventor： 崔佑赫 ,  金东成 ,  金镇熙 ,  李南杰

IPC: G06F17/30 ,  G06F3/14

CPC classification number: G06F17/30864 ,  G06F17/30899

Abstract: 提供了一种用于提供预览信息的搜索方法、设备和系统。该搜索方法包括：从服务器实时地接收搜索结果项目的列表以及预览信息，并输出所述列表和预览信息。因此，搜索时间可被有效地减小，这使得用户能够更加快速地获得想要的搜索结果。

公开(公告)号：CN117728835A

公开(公告)日：2024-03-19

申请号：CN202311214982.X

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金东成 ,  郭正焕 ,  裴升浚 ,  尹治元 ,  田炳宽 ,  曹永慜

IPC: H03M1/10 ,  G11C11/4078

Abstract: 提供了ZQ校准电路、ZQ校准电路的ZQ校准方法和存储器装置。所述ZQ校准电路包括：ZQ控制器，被配置为检测其中ZQ校准被支持的多个接口模式之中的一个接口模式的结束，并且响应于所述一个接口模式结束而指示到另一接口模式的切换；ZQ引擎，被配置为通过多参考电压生成器生成与所述一个接口模式对应的第一参考电压，响应于到所述另一接口模式的切换被指示而生成与所述另一接口模式对应的第二参考电压，基于第一参考电压或第二参考电压执行ZQ校准，并且输出校准码；以及ZQ驱动器，被配置为基于校准码通过输入/输出垫输出输出信号。

公开(公告)号：CN116230040A

公开(公告)日：2023-06-06

申请号：CN202211546157.5

申请日：2022-12-02

Applicant: 三星电子株式会社

Inventor： 金东成 ,  曹永慜 ,  尹治元 ,  田炳宽 ,  郑秉勋

IPC: G11C7/22

Abstract: 一种存储器封装包括多个存储器芯片以及对控制器和多个存储器芯片之间的通信进行中继并从多个存储器芯片接收多个信号的接口芯片。接口芯片包括基于多个信号输出数据信号和原始时钟信号的接收器、通过将与数据信号的一个单位间隔的1/2相对应的偏移延迟以及附加延迟施加到原始时钟信号来输出延迟时钟信号的延迟电路、以及与时钟信号同步地对数据信号进行采样的采样器。当延迟时钟信号与数据信号具有与数据信号的一个单位间隔相对应的相位差时，延迟电路输出通过从延迟时钟信号中去除偏移延迟而生成的时钟信号。

公开(公告)号：CN114333946A

公开(公告)日：2022-04-12

申请号：CN202111107361.2

申请日：2021-09-22

Applicant: 三星电子株式会社

Inventor： 曹永慜 ,  郑秉勋 ,  金东成 ,  尹治元 ,  李善奎

IPC: G11C16/04 ,  G06F13/38

Abstract: 一种存储器件包括存储单元阵列、页面缓冲器、控制逻辑电路、多个输入/输出引脚、数据总线反转(DBI)引脚和接口电路。所述页面缓冲器连接到所述存储单元阵列。所述控制逻辑电路被配置为控制所述存储单元阵列的操作。所述多个输入/输出引脚从所述控制器接收多个数据信号。所述DBI引脚从所述控制器接收DBI信号。所述接口电路对来自所述数据信号和DBI信号的具有逻辑值1的位的第一数量和具有逻辑值0的位的第二数量进行计数，并且基于所述第一数量和所述第二数量向所述页面缓冲器或所述控制逻辑电路提供所述数据信号。

公开(公告)号：CN112491398A

公开(公告)日：2021-03-12

申请号：CN202010699788.5

申请日：2020-07-20

Applicant: 三星电子株式会社

Inventor： 申东澔 ,  姜景太 ,  李俊夏 ,  金东成 ,  李将雨 ,  任政炖 ,  郑秉勋

IPC: H03K3/017

Abstract: 提供了一种参数监测电路、占空比校正电路和阻抗校准电路。所述参数监测电路包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。

公开(公告)号：CN102164163B

公开(公告)日：2016-07-20

申请号：CN201110037679.8

申请日：2011-02-14

Applicant: 三星电子株式会社

Inventor： 金镇熙 ,  金东成 ,  崔佑赫 ,  金英河 ,  李南杰

IPC: H04L29/08 ,  G06F9/445

CPC classification number: G06F8/61

Abstract: 提供一种用于根据示范性实施例安装应用的方法，所述方法下载由客户端购买的应用，并以异步方式将应用安装在终端中。所述方法包括：向服务器发送下载至少一个应用的请求；响应于所述下载至少一个应用的请求，从服务器下载应用，并存储所下载的应用；以及按照应用的下载完成次序将所存储的应用安装在终端中。

公开(公告)号：CN118280400A

公开(公告)日：2024-07-02

申请号：CN202311428960.3

申请日：2023-10-31

Applicant: 三星电子株式会社

Inventor： 李英规 ,  金东成 ,  裴升浚 ,  李善奎 ,  李泰成

IPC: G11C7/10

Abstract: 提供了执行ZQ校准的半导体存储器装置及其校准方法。所述半导体存储器装置可包括：阻抗调整垫；虚设下拉驱动器和外部电阻器，并联连接在阻抗调整垫与地之间；递归码生成电路，被配置为在所述半导体存储器装置的阻抗校准操作中通过使用外部电阻器和虚设下拉驱动器作为参考电阻来递归地生成与目标电阻对应的上拉码和下拉码；码寄存器，被配置为存储生成的上拉码和下拉码；以及校准控制逻辑电路，被配置为在调整虚设下拉驱动器的电阻值的同时在阻抗校准操作中的多个步长期间控制递归码生成电路。

公开(公告)号：CN118227042A

公开(公告)日：2024-06-21

申请号：CN202311762581.8

申请日：2023-12-20

Applicant: 三星电子株式会社

Inventor： 金东成 ,  李善奎 ,  裴升浚 ,  李泰成

IPC: G06F3/06

Abstract: 提供了用于数据训练的存储装置。所述存储装置包括第一芯片和被配置为与所述第一芯片交换数据的第二芯片。所述第一芯片可以向所述第二芯片发送数据选通信号和被施加了不同的延迟时间的多个数据信号。所述第二芯片可以使用在数据训练期间从所述第一芯片接收的所述数据选通信号，对被施加了所述不同的延迟时间的所述多个数据信号进行采样。