-
公开(公告)号:CN101340058B
公开(公告)日:2011-01-19
申请号:CN200810144617.5
申请日:2008-07-02
Applicant: 三菱电机株式会社
IPC: H01S5/30 , H01S5/00 , H01L21/205 , C30B29/40 , H01L33/00
CPC classification number: H01S5/22 , B82Y20/00 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L33/325 , H01S5/0202 , H01S5/2009 , H01S5/2201 , H01S5/3054 , H01S5/34333 , H01S2304/04
Abstract: 本发明涉及氮化物类半导体叠层结构、半导体光元件以及其制造方法。本发明提供氮化物类半导体叠层结构,其包含采用了有机金属化合物的III族原料和包含肼衍生物的V族原料的低电阻的p型氮化物类半导体层。可以构成电阻值低的p型氮化物类半导体层的工作效率良好的氮化物类半导体叠层结构。其具备基板和在该基板上配设的、采用有机金属化合物的III族原料、包含氨和肼衍生物的V族原料及p型杂质原料而形成的、所含碳浓度为1×1018cm-3以下的p型氮化物类半导体层。
-
公开(公告)号:CN104952708B
公开(公告)日:2018-09-18
申请号:CN201510131777.6
申请日:2015-03-24
Applicant: 三菱电机株式会社
Abstract: 本发明得到一种能够提高产品的可靠性的碳化硅半导体装置的制造方法。首先,准备具有平均粗糙度小于或等于0.2nm的平坦性的碳化硅单晶衬底(1)。然后,将碳化硅单晶衬底(1)的表面在还原性气体气氛中进行气蚀。在进行气蚀之后,使碳化硅膜(6)在碳化硅单晶衬底(1)的表面上进行外延生长。在这里,将气蚀的蚀刻速率设为大于或等于0.5μm/h而小于或等于2.0μm/h。
-
公开(公告)号:CN104995718B
公开(公告)日:2018-06-15
申请号:CN201380072880.7
申请日:2013-12-26
Applicant: 三菱电机株式会社
IPC: H01L21/205 , C30B29/36
CPC classification number: C30B25/20 , C30B25/02 , C30B25/10 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02529 , H01L21/02576 , H01L21/0262
Abstract: 本发明提高在第1温度和第2温度下进行SiC外延生长时、可以抑制升温中的台阶聚束等的表面缺陷的产生的SiC外延晶片的制造方法。具备:向以带有不足5°的偏离角的4H‑SiC(0001)作为主面的SiC块状衬底上供给Si供给气体和C供给气体、在1480℃以上1530℃以下的第1温度进行第1外延生长的第1工序;停止Si供给气体和C供给气体的供给、将SiC块状衬底从第1温度向第2温度升温的第2工序;向在第2工序中被升温了的SiC块状衬底上供给Si供给气体和C供给气体、在第2温度下进行第2外延生长的第3工序。
-
公开(公告)号:CN104078331B
公开(公告)日:2017-03-01
申请号:CN201410112911.3
申请日:2014-03-25
Applicant: 三菱电机株式会社
CPC classification number: C30B25/20 , C30B29/36 , C30B29/68 , Y10T428/24331 , Y10T428/24612
Abstract: 本发明可得到能够减少晶体缺陷的单晶4H-SiC衬底及其制造方法。准备具有平坦性的4H-SiC体材料单晶衬底(1)。在4H-SiC体材料单晶衬底(1)上外延生长具有凹部(2)的单晶4H-SiC层3)。单晶4H-SiC层(3)的膜厚为X[μm]时,凹部2)的直径Y[μm]是0.2×X[μm]以上、2×X[μm]以下,且凹部(2)的深度Z[nm]是0.95×X[μm]+0.5[nm]以上、10×X[μm]以下。
-
公开(公告)号:CN104995718A
公开(公告)日:2015-10-21
申请号:CN201380072880.7
申请日:2013-12-26
Applicant: 三菱电机株式会社
IPC: H01L21/205 , C30B29/36
CPC classification number: C30B25/20 , C30B25/02 , C30B25/10 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02529 , H01L21/02576 , H01L21/0262
Abstract: 本发明提高在第1温度和第2温度下进行SiC外延生长时、可以抑制升温中的台阶聚束等的表面缺陷的产生的SiC外延晶片的制造方法。具备:向以带有不足5°的偏离角的4H-SiC(0001)作为主面的SiC块状衬底上供给Si供给气体和C供给气体、在1480℃以上1530℃以下的第1温度进行第1外延生长的第1工序;停止Si供给气体和C供给气体的供给、将SiC块状衬底从第1温度向第2温度升温的第2工序;向在第2工序中被升温了的SiC块状衬底上供给Si供给气体和C供给气体、在第2温度下进行第2外延生长的第3工序。
-
公开(公告)号:CN102859654A
公开(公告)日:2013-01-02
申请号:CN201180020657.9
申请日:2011-03-18
Applicant: 三菱电机株式会社
IPC: H01L21/205 , C23C16/42
CPC classification number: H01L21/02529 , C30B25/02 , C30B25/186 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02587 , H01L21/0262 , H01L21/02661 , H01L21/6719 , H01L21/68771 , H01L29/1608
Abstract: 本发明提供表面平坦性极其良好且在外延生长后表现的胡萝卜缺陷及三角缺陷显著低密度的碳化硅外延晶片的制造方法。通过如下制造碳化硅外延晶片,即,第一工序,将与 面的倾斜角比5度更小的碳化硅块状衬底在还原性气体气氛中,在第一温度T1及处理时间t的条件下进行退火;第二工序,在还原性气体气氛中降低衬底温度;第三工序,以比第一工序中的退火温度T1更低的第二温度T2下供给至少包含硅原子的气体和包含碳原子的气体进行外延生长。
-
公开(公告)号:CN101540365B
公开(公告)日:2012-06-20
申请号:CN200910126826.1
申请日:2009-03-18
Applicant: 三菱电机株式会社
IPC: H01L33/00 , H01S5/323 , H01L21/205
CPC classification number: H01S5/34333 , B82Y20/00 , H01L21/02389 , H01L21/0254 , H01L21/02579 , H01L21/0262 , H01S5/2201 , H01S5/3054 , H01S5/3063 , H01S2304/04
Abstract: 本发明涉及氮化物半导体层压结构、光半导体装置及它们的制造方法。制造具有结晶性良好、电阻率足够低的p型氮化物半导体层的氮化物半导体层压结构。在GaN基板(11)(基板)上使用作为III族原料的有机金属化合物、p型杂质以及作为V族原料的NH3形成p型Al0.07Ga0.93N层(12)(第一p型氮化物半导体层)。接着在该p型Al0.07Ga0.93N层(12)上使用作为III族原料的有机金属化合物、p型杂质以及作为V族原料的NH3和肼衍生物形成p型GaN层(13)(第二p型氮化物半导体层)。
-
公开(公告)号:CN102341893A
公开(公告)日:2012-02-01
申请号:CN201080010581.7
申请日:2010-02-15
Applicant: 三菱电机株式会社
IPC: H01L21/205 , C30B29/36 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC classification number: H01L29/7802 , C30B25/02 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02529 , H01L21/0262 , H01L29/045 , H01L29/0878 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/7395 , H01L29/7828 , H01L29/872
Abstract: 在偏角为5度以下的SiC半导体基板上成膜使聚束台阶高度和因平台上的反应种的迁移不良引起的结晶缺陷都减少的外延层。在偏角为5度以下的SiC半导体基板的表面上,且与该表面相接地,在生长温度T1下从时刻t1到时刻t2的期间内成膜第一层外延层。使反应炉的温度从生长温度T1降温至生长温度T2,在第一层外延层的表面上,且与该表面相接地,在生长温度T2(<T1)下从时刻t3到时刻t4的期间内使第二层外延层外延生长。如上所述,将外延层设为两层结构,相比第一外延层将第二外延层的生长温度设定为低。
-
公开(公告)号:CN100550440C
公开(公告)日:2009-10-14
申请号:CN200510118514.8
申请日:2005-10-27
Applicant: 三菱电机株式会社
Abstract: 本发明提供一种技术,能够提高利用了氮化镓衬底(GaN衬底)的半导体元件的制造性,同时在GaN衬底上形成平坦性及结晶性优越的氮化物类半导体层。准备上表面(10a)相对于(0001)面在<1-100>方向具有大于等于0.1°小于等于1.0°的偏移角度θ的氮化镓衬底(10)。并且,在GaN衬底(10)的上表面(10a)上层叠含有n型半导体层(11)的多个氮化物类半导体层,从而形成半导体激光器等的半导体元件。
-
公开(公告)号:CN101452837A
公开(公告)日:2009-06-10
申请号:CN200810135797.0
申请日:2005-10-27
Applicant: 三菱电机株式会社
Abstract: 本发明涉及一种半导体元件的制造方法,并提供一种技术,能够提高利用了氮化镓衬底(GaN衬底)的半导体元件的制造性,同时在GaN衬底上形成平坦性及结晶性优越的氮化物类半导体层。准备上表面(10a)相对于(0001)面在 方向具有大于等于0.1°小于等于1.0°的偏移角度θ的氮化镓衬底(10)。并且,在GaN衬底(10)的上表面(10a)上层叠含有n型半导体层(11)的多个氮化物类半导体层,从而形成半导体激光器等的半导体元件。
-
-
-
-
-
-
-
-
-