公开(公告)号：CN100505310C

公开(公告)日：2009-06-24

申请号：CN200510065700.X

申请日：2005-04-21

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  須贺原和之 ,  中川直纪

IPC: H01L29/786 ,  G02F1/136 ,  H01L27/088 ,  H04N5/66 ,  H01L21/336 ,  H01L21/8234

Abstract: 提供一种半导体装置和图像显示装置，可以提高源漏耐压和AC应力耐性，且获得所希望的电流特性。为此，在玻璃基板(1)上形成硅氮化膜(2)和硅氧化膜(3)。在该硅氧化膜(3)上形成包含源区(45)、漏区(46)、具有规定沟道长度方向上的长度的沟道区(40)、杂质浓度都比源区低的GOLD区(41)和LDD区(43)、杂质浓度都比漏区低的GOLD区(42)和LDD区(44)、栅绝缘膜(5)和栅电极(6a)的薄膜晶体管(T)。栅电极(6a)与沟道区(40)和GOLD区(41、42)相对置地重叠。

公开(公告)号：CN1716634A

公开(公告)日：2006-01-04

申请号：CN200510071373.9

申请日：2005-05-27

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  中川直纪 ,  丰田吉彦 ,  坂本孝雄

IPC: H01L29/786 ,  H01L29/06 ,  G02F1/136 ,  G09G3/38

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621 ,  H01L29/78627

Abstract: 在TFT阵列基板中，在区域(R1)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T1)。在区域(R2)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T2)。薄膜晶体管(T2)的GOLD区(41、42)的GOLD长(G1、G2)(0.5μm)，被设定得比薄膜晶体管(T1)的GOLD区(41、42)的GOLD长(G3、G4)(1.5μm)要短。由此，获得实现半导体元件的占有面积减少的半导体器件。

公开(公告)号：CN1691355A

公开(公告)日：2005-11-02

申请号：CN200510065771.X

申请日：2005-04-15

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  须贺原和之

IPC: H01L29/786 ,  G02F1/136 ,  H04N5/66 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/66757 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 在玻璃衬底(1)上形成有氮化硅膜(2)以及氧化硅膜(3)。在该氧化硅膜(3)上，形成有包含源区(45)、漏区(46)、具有规定的沟道长的沟道区(40)、具有比源区低的杂质浓度的GOLD区域(41)、具有比漏区低的杂质浓度的GOLD区域(42)、栅极绝缘膜(5)以及栅电极(6a)的薄膜晶体管T。栅电极(6a)与GOLD区域(42)在平面上重叠的部分的沟道长方向的长度(G2)，被设定得比栅电极(6a)与GOLD区域(41)在平面上重叠的部分的沟道长方向的长度(G1)要长。由此，获得寄生电容进一步降低的半导体器件。

公开(公告)号：CN1716634B

公开(公告)日：2010-05-05

申请号：CN200510071373.9

申请日：2005-05-27

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  中川直纪 ,  丰田吉彦 ,  坂本孝雄

IPC: H01L29/786 ,  H01L29/06 ,  G02F1/136 ,  G09G3/38

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621 ,  H01L29/78627

Abstract: 在TFT阵列基板中，在区域(R1)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T1)。在区域(R2)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T2)。薄膜晶体管(T2)的GOLD区(41、42)的GOLD长(G1、G2)(0.5μm)，被设定得比薄膜晶体管(T1)的GOLD区(41、42)的GOLD长(G3、G4)(1.5μm)要短。由此，获得实现半导体元件的占有面积减少的半导体器件。

公开(公告)号：CN100459168C

公开(公告)日：2009-02-04

申请号：CN200510065771.X

申请日：2005-04-15

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  须贺原和之

IPC: H01L29/786 ,  G02F1/136 ,  H04N5/66 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/66757 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 在玻璃衬底(1)上形成有氮化硅膜(2)以及氧化硅膜(3)。在该氧化硅膜(3)上，形成有包含源区(45)、漏区(46)、具有规定的沟道长的沟道区(40)、具有比源区低的杂质浓度的GOLD区域(41)、具有比漏区低的杂质浓度的GOLD区域(42)、栅极绝缘膜(5)以及栅电极(6a)的薄膜晶体管T。栅电极(6a)与GOLD区域(42)在平面上重叠的部分的沟道长方向的长度(G2)，被设定得比栅电极(6a)与GOLD区域(41)在平面上重叠的部分的沟道长方向的长度(G1)要长。由此，获得寄生电容进一步降低的半导体器件。

公开(公告)号：CN1838433A

公开(公告)日：2006-09-27

申请号：CN200610068045.8

申请日：2006-03-24

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  中川直紀 ,  吉野太郎

IPC: H01L29/78 ,  H01L27/088

CPC classification number: H01L27/1214 ,  H01L27/3244 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 本发明提供一种半导体器件和图像显示装置。本发明的半导体器件在玻璃衬底(1)上形成有氮化硅膜(2)和氧化硅膜(3)。在该氧化硅膜(3)上形成有薄膜晶体管(T)，它包括源区(45)、漏区(46)、具有规定沟道长度的沟道区(40)、具有比沟道区(40)的杂质浓度高并比源区(45)和漏区(46)的杂质浓度低的杂质浓度的LDD区(44)和GOLD区(42)、栅绝缘膜(5)和栅电极(6a)。栅电极(6a)按照与沟道区(40)和GOLD区(42)在平面上交叠的方式而形成的。据此可以得到提高了源/漏耐压的半导体器件和图像显示装置。

公开(公告)号：CN104995718B

公开(公告)日：2018-06-15

申请号：CN201380072880.7

申请日：2013-12-26

Applicant: 三菱电机株式会社

Inventor： 富田信之 ,  三谷阳一郎 ,  田中贵规 ,  川畑直之 ,  丰田吉彦 ,  黑岩丈晴 ,  浜野健一 ,  大野彰仁 ,  越智顺二 ,  川津善平

IPC: H01L21/205 ,  C30B29/36

CPC classification number: C30B25/20 ,  C30B25/02 ,  C30B25/10 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0262

Abstract: 本发明提高在第1温度和第2温度下进行SiC外延生长时、可以抑制升温中的台阶聚束等的表面缺陷的产生的SiC外延晶片的制造方法。具备：向以带有不足5°的偏离角的4H‑SiC(0001)作为主面的SiC块状衬底上供给Si供给气体和C供给气体、在1480℃以上1530℃以下的第1温度进行第1外延生长的第1工序；停止Si供给气体和C供给气体的供给、将SiC块状衬底从第1温度向第2温度升温的第2工序；向在第2工序中被升温了的SiC块状衬底上供给Si供给气体和C供给气体、在第2温度下进行第2外延生长的第3工序。

公开(公告)号：CN104995718A

公开(公告)日：2015-10-21

申请号：CN201380072880.7

申请日：2013-12-26

Applicant: 三菱电机株式会社

Inventor： 富田信之 ,  三谷阳一郎 ,  田中贵规 ,  川畑直之 ,  丰田吉彦 ,  黑岩丈晴 ,  浜野健一 ,  大野彰仁 ,  越智顺二 ,  川津善平

IPC: H01L21/205 ,  C30B29/36

CPC classification number: C30B25/20 ,  C30B25/02 ,  C30B25/10 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0262

Abstract: 本发明提高在第1温度和第2温度下进行SiC外延生长时、可以抑制升温中的台阶聚束等的表面缺陷的产生的SiC外延晶片的制造方法。具备：向以带有不足5°的偏离角的4H-SiC(0001)作为主面的SiC块状衬底上供给Si供给气体和C供给气体、在1480℃以上1530℃以下的第1温度进行第1外延生长的第1工序；停止Si供给气体和C供给气体的供给、将SiC块状衬底从第1温度向第2温度升温的第2工序；向在第2工序中被升温了的SiC块状衬底上供给Si供给气体和C供给气体、在第2温度下进行第2外延生长的第3工序。

公开(公告)号：CN100495730C

公开(公告)日：2009-06-03

申请号：CN200610068045.8

申请日：2006-03-24

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  中川直紀 ,  吉野太郎

IPC: H01L29/78 ,  H01L27/088

CPC classification number: H01L27/1214 ,  H01L27/3244 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 本发明提供一种半导体器件和图像显示装置。本发明的半导体器件在玻璃衬底(1)上形成有氮化硅膜(2)和氧化硅膜(3)。在该氧化硅膜(3)上形成有薄膜晶体管(T)，它包括源区(45)、漏区(46)、具有规定沟道长度的沟道区(40)、具有比沟道区(40)的杂质浓度高并比源区(45)和漏区(46)的杂质浓度低的杂质浓度的LDD区(44)和GOLD区(42)、栅绝缘膜(5)和栅电极(6a)。栅电极(6a)按照与沟道区(40)和GOLD区(42)在平面上交叠的方式而形成的。据此可以得到提高了源/漏耐压的半导体器件和图像显示装置。

公开(公告)号：CN1691354A

公开(公告)日：2005-11-02

申请号：CN200510065700.X

申请日：2005-04-21

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  須贺原和之 ,  中川直纪

IPC: H01L29/786 ,  G02F1/136 ,  H01L27/088 ,  H04N5/66 ,  H01L21/336 ,  H01L21/8234

Abstract: 提供一种半导体装置和图像显示装置，可以提高源漏耐压和AC应力耐性，且获得所希望的电流特性。为此，在玻璃基板(1)上形成硅氮化膜(2)和硅氧化膜(3)。在该硅氧化膜(3)上形成包含源区(45)、漏区(46)、具有规定沟道长度方向上的长度的沟道区(40)、杂质浓度都比源区低的GOLD区(41)和LDD区(43)、杂质浓度都比漏区低的GOLD区(42)和LDD区(44)、栅绝缘膜(5)和栅电极(6a)的薄膜晶体管(T)。栅电极(6a)与沟道区(40)和GOLD区(41、42)相对置地重叠。