-
公开(公告)号：CN111883507B
公开(公告)日：2022-09-16
申请号：CN201910963664.0
申请日：2019-10-11
Applicant: 南亚科技股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L25/07 , H01L21/56
Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一第一晶粒、一第二晶粒、一第一重新分布层、一第二重新分布层、一第一互连结构以及一第二互连结构。该第二晶粒叠置在该第一晶粒上，该第一重新分布层配置在该第一晶粒的一第一基底与该第二晶粒的一第二层间介电层之间，且该第二重新分布层配置在该第二晶粒的一第二基底上。该第一互连结构将该第一重新分布层连接到该第一晶粒的多个第一金属线的其中一个，且该第二互连结构将该第二重新分布层连接到在该第二层间介电层中的多个第二金属线的其中一个。
-
公开(公告)号：CN113113372A
公开(公告)日：2021-07-13
申请号：CN202010577648.0
申请日：2020-06-23
Applicant: 南亚科技股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明公开了一种半导体结构及其制造方法，半导体结构包括半导体集成电路装置与重分布层结构。半导体集成电路装置具有顶面与延伸至顶面的电极。重分布层结构形成于半导体集成电路装置的顶面上。重分布层结构包括氧化层、氮化层、介电层、凹槽与穿孔。氧化层形成于顶面上。氮化层形成于氧化层上。介电层形成于氮化层上，并且具有大于氧化层与氮化层合计厚度的厚度。凹槽形成在介电层的顶侧上且重叠于电极。穿孔形成于凹槽的底部。穿孔从凹槽的底部通过介电层、氮化层与氧化层垂直地延伸至电极的部分。导电材料填充满穿孔与凹槽。如此，半导体结构的RLC表现得以获得改善。
-
公开(公告)号：CN112563239A
公开(公告)日：2021-03-26
申请号：CN202010391350.0
申请日：2020-05-11
Applicant: 南亚科技股份有限公司
IPC: H01L23/525
Abstract: 本发明公开了一种反熔丝结构，包含基板、主动层、电极层以及介电层。主动层位于基板上方，且具有主体以及由主体凸出的凸部。电极层位于主动层上方且部分重叠主动层的凸部。电极层具有镂空区域，且主动层的凸部位于镂空区域中。介电层位于主动层与电极层之间。借此，本发明的反熔丝结构，借由上述设置，可降低反熔丝结构失效的机率。
-
公开(公告)号：CN112117254A
公开(公告)日：2020-12-22
申请号：CN202010268467.X
申请日：2020-04-08
Applicant: 南亚科技股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L25/07
Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有多个第一半导体晶粒、一第一粘着层、多个第二半导体晶粒、一第二粘着层以及多个第一金属凸块。所述第一半导体晶粒内嵌在一第一晶圆群的一第一感光层中。该第一粘着层配置在该第一晶圆群的其中至少两个之间，以形成一第一结构。所述第二半导体晶粒内嵌在一第二晶圆群的一第二感光层中。该第二粘着层配置在该第二晶圆群的至少两个之间，以形成一第二结构。所述第一金属凸块配置在该第一结构与该第二结构之间，其中该第一结构以该第一金属凸块连接该第二结构。
-
公开(公告)号：CN109427560B
公开(公告)日：2020-09-04
申请号：CN201810062075.0
申请日：2018-01-23
Applicant: 南亚科技股份有限公司
IPC: H01L21/033
Abstract: 本发明公开了一种半导体元件的精细岛状图案形成方法，其包含：在基材上的硬遮罩层上形成多个第一遮罩柱；在硬遮罩层上方形成上缓冲遮罩层以覆盖第一遮罩柱；通过至少一个图案化工艺在硬遮罩层上形成多个第一线性图案各沿着第一方向延伸、多个第二线性图案各沿着第二方向延伸以及多个第三线性图案各沿着第三方向延伸；蚀刻上缓冲遮罩层以在硬遮罩层上形成多个第二遮罩柱；蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露出的暴露部位直至基材的部位被蚀刻；以及移除第一遮罩柱、第二遮罩柱与硬遮罩层的残留部位。借此，可有效地形成具有小于微影工艺的最小解析度的节距或直径的精细岛状图案。
-
Patent Agency Ranking
公开(公告)号：CN109950160A
公开(公告)日：2019-06-28
申请号：CN201810371968.3
申请日：2018-04-24
Applicant: 南亚科技股份有限公司
IPC: H01L21/60
Abstract: 本公开提供一种半导体元件的精细互连的制备方法。该制备方法包括下列步骤：提供一基底；在该基底上形成一第一核心层，其中该第一核心层包括一基部、多个延伸线部、以及多个隔离线部，该多个延伸线部是从该基部沿着一第一方向延伸，该多个隔离线部是与该基部隔开；随后，在该第一核心层的侧壁上，形成一间隙子；然后，在该基底上形成一第二核心层，其中该第二核心层包括多个环绕线部以及多个封闭线部，该多个环绕线部围绕该多个隔离线部，该多个封闭线部被该多个延伸线部所围住；移除该间隙子，以形成多个开口在该第一核心层和该第二核心层之间。在移除该间隙子之后，该第一核心层和该第二核心层沿着一第二方向交替排列，该第二方向垂直该第一方向。
-
公开(公告)号：CN109427766A
公开(公告)日：2019-03-05
申请号：CN201711099018.1
申请日：2017-11-09
Applicant: 南亚科技股份有限公司
Abstract: 本公开提供一种半导体图案及其制备方法。该半导体图案包括一基底；多个第一半导体结构，设置在该基底上方；多个第二半导体结构，设置在该基底上方；以及一半导体框架结构，设置在该基底上方。该第一半导体结构和该第二半导体结构交替排列。该半导体框架结构环绕该第一半导体结构和该第二半导体结构。该第一半导体结构包括一第一长度，该第二半导体结构包括一第二长度，且该第一半导体结构的该第一长度小于该第二半导体结构的该第二长度。本公开提供的半导体图案及其制备方法可以降低工艺的时间跟成本。
-
公开(公告)号：CN101840165A
公开(公告)日：2010-09-22
申请号：CN200910129217.1
申请日：2009-03-19
Applicant: 南亚科技股份有限公司
IPC: G03F7/30
Abstract: 本发明公开一种降低显影液成本的装置及其方法，以降低因使用显影液所产生的成本，其提供一装置，其主要是藉由物理性的扰动该显影液或超音波器震动，而使显影液浓度一致并降低显影液的消耗。该装置及其方法，降低了因使用显影液所产生的成本。
-
公开(公告)号：CN101750901A
公开(公告)日：2010-06-23
申请号：CN200810185963.8
申请日：2008-12-18
Applicant: 南亚科技股份有限公司
IPC: G03F7/20
Abstract: 本发明提供一种扫描曝光方法，包括：将一掩模及一基板往一方向相对移动，其中该掩模及该基板在单次照射的移动过程中，具有至少二种不同的等相对速度，以使该基板一被曝光的照射区域具有一期望尺寸。本发明的扫描曝光方法，能够减少当下一晶片的叠对测量数据往相同的方向的偏移量，也亦即能够有效改善当层与前层之间叠对偏移的程度，并降低晶片的不良率。
-
公开(公告)号：CN119170601A
公开(公告)日：2024-12-20
申请号：CN202311193333.6
申请日：2023-09-15
Applicant: 南亚科技股份有限公司
IPC: H01L23/544 , H01L21/66
Abstract: 本发明提供一种非对称接垫结构及测试元件组模块，用于在一晶圆的一切割道上，包括一测试元件装置，分别电性连接一第一接垫和一第二接垫，其中该第二接垫与该测试元件装置之间的一第一间距足以容纳另一非对称接垫结构的一第二接垫，两个相邻的非对称接垫结构可以彼此交叉以形成一交叉结构，通过非对称接垫结构及测试元件组模块，可以实现在收缩切割道的同时，提升切割道内的测试元件组模块的数量；满足芯片小型化趋势下的测量技术条件。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.131 seconds)
