集成电路芯片及其形成方法

    公开(公告)号:CN113555343B

    公开(公告)日:2024-05-07

    申请号:CN202110243890.9

    申请日:2021-03-05

    Abstract: 本发明的各种实施例涉及一种集成电路(IC)芯片,包括倒置并覆盖在凹入半导体衬底顶部的介电区上的半导体器件。互连结构覆盖在半导体衬底和介电区上,还包括金属间介电(IMD)层。IMD层接合到半导体衬底顶部并容纳焊盘。半导体层覆盖在互连结构上,并且半导体器件在半导体层中并位于半导体层与互连结构之间。半导体器件包括第一源极/漏极电极,第一源极/漏极电极覆盖在介电区上,并且进一步覆盖在焊盘上并电耦合到焊盘。介电区可减小衬底电容以降低衬底功率损耗,例如,介电区可以是腔或介电层。接触件穿过半导体层延伸至焊盘。本发明的各种实施例还涉及形成集成电路芯片的方法。

    半导体制造方法及其相关的半导体制造系统

    公开(公告)号:CN107134408B

    公开(公告)日:2022-03-22

    申请号:CN201611190738.4

    申请日:2016-12-21

    Abstract: 本发明公开了一种半导体制造方法。该方法包括:提供第一晶圆和第二晶圆,其中,所述第一晶圆和所述第二晶圆接合在一起;将已接合的所述第一晶圆和所述第二晶圆浸没在超声波传输介质中;产生超声波;以及通过超声波传输介质,将超声波传导至已接合的第一晶圆和第二晶圆并且持续预定的时间段。本发明还公开了相关的用于至少减弱接合晶圆的接合强度的半导体制造系统。

    集成电路芯片及其形成方法

    公开(公告)号:CN113555343A

    公开(公告)日:2021-10-26

    申请号:CN202110243890.9

    申请日:2021-03-05

    Abstract: 本发明的各种实施例涉及一种集成电路(IC)芯片,包括倒置并覆盖在凹入半导体衬底顶部的介电区上的半导体器件。互连结构覆盖在半导体衬底和介电区上,还包括金属间介电(IMD)层。IMD层接合到半导体衬底顶部并容纳焊盘。半导体层覆盖在互连结构上,并且半导体器件在半导体层中并位于半导体层与互连结构之间。半导体器件包括第一源极/漏极电极,第一源极/漏极电极覆盖在介电区上,并且进一步覆盖在焊盘上并电耦合到焊盘。介电区可减小衬底电容以降低衬底功率损耗,例如,介电区可以是腔或介电层。接触件穿过半导体层延伸至焊盘。本发明的各种实施例还涉及形成集成电路芯片的方法。

Patent Agency Ranking