-
公开(公告)号:CN104112672B
公开(公告)日:2017-11-10
申请号:CN201410132262.3
申请日:2014-04-02
Applicant: 富士通株式会社
IPC: H01L21/441 , H01L29/778
CPC classification number: H01L29/66462 , H01L21/283 , H01L21/764 , H01L21/7682 , H01L21/76825 , H01L21/76826 , H01L21/76879 , H01L23/315 , H01L23/5222 , H01L23/53295 , H01L29/2003 , H01L29/205 , H01L29/408 , H01L29/7786 , H01L29/7787 , H01L29/78 , H01L2924/0002 , H02M5/458 , H03F3/19 , H01L2924/00
Abstract: 一种半导体设备,包括:第一电极;第二电极;由多孔绝缘材料制成并且形成在第一电极和第二电极之上的层间绝缘膜;以及分别电连接到第一电极和第二电极的连接部,其中在层间绝缘膜与第一电极的表面、第二电极的表面以及连接部的部分表面之间形成空腔。
-
公开(公告)号:CN103022117B
公开(公告)日:2015-11-18
申请号:CN201210262950.2
申请日:2012-07-26
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L21/335 , H02M5/458 , H03F3/189
CPC classification number: H01L29/0607 , H01L21/02115 , H01L21/02266 , H01L21/02381 , H01L21/02488 , H01L21/02513 , H01L21/0254 , H01L29/2003 , H01L29/41766 , H01L29/66462 , H01L29/778 , H01L29/7787 , H03F1/3247 , H03F3/19 , H03F3/245
Abstract: 本发明提供一种化合物半导体器件及其制造方法。一个化合物半导体器件的实施方案包括:衬底;形成在衬底上的化合物半导体堆叠结构;和形成在衬底和化合物半导体堆叠结构之间的非晶绝缘膜。
-
公开(公告)号:CN103035683B
公开(公告)日:2015-09-16
申请号:CN201210320857.2
申请日:2012-08-31
Applicant: 富士通株式会社
IPC: H01L29/423 , H01L29/778 , H01L21/28 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/66462
Abstract: 本发明涉及化合物半导体器件及其制造方法。一种HEMT(高电子迁移率晶体管)具有:化合物半导体层、具有开口并且覆盖化合物半导体层的上侧的保护膜以及填充开口并且具有骑在化合物半导体层上的形状的栅电极,其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构,并且,开口包括形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口,第一开口与第二开口彼此连通。
-
公开(公告)号:CN104766882A
公开(公告)日:2015-07-08
申请号:CN201410820297.6
申请日:2014-12-24
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/205 , H01L29/0878 , H01L29/1045 , H01L29/2003 , H01L29/4236 , H01L29/4983 , H01L29/517 , H01L29/66462 , H01L29/66704 , H01L29/7786 , H01L29/7825 , H01L29/778 , H01L29/06
Abstract: 一种半导体器件包括:形成在衬底之上并由氮化物半导体形成的第一半导体层;形成在第一半导体层之上并由氮化物半导体形成的第二半导体层;形成在第二半导体层之上并由氮化物半导体形成的第三半导体层;形成在第三半导体层之上的源电极和漏电极;形成在源电极与漏电极之间、在第二半导体层和第三半导体层中的开口;形成在开口的侧表面和底表面上的绝缘层;以及经由绝缘层形成在开口中的栅电极。
-
公开(公告)号:CN104064594A
公开(公告)日:2014-09-24
申请号:CN201410056424.X
申请日:2014-02-19
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/06 , H01L21/335 , H01L27/02
CPC classification number: H01L29/7786 , H01L21/28264 , H01L29/2003 , H01L29/41766 , H01L29/4236 , H01L29/513 , H01L29/517 , H02M3/33569 , H03F1/3247 , H03F3/16
Abstract: 一种半导体器件及其制造方法、电源装置和高频放大器。一种半导体器件,包括:氮化物半导体多层;布置在氮化物半导体多层上的绝缘膜;以及布置在绝缘膜上的栅电极,其中氮化物半导体多层具有在与绝缘膜的在栅电极下方的区域的界面附近的第一氧化区域,该第一氧化区域的氧浓度高于在与绝缘膜的除在栅电极下方之外的区域的界面附近的区域的氧浓度。
-
公开(公告)号:CN101641767B
公开(公告)日:2013-10-30
申请号:CN200780052187.8
申请日:2007-03-16
Applicant: 富士通株式会社
IPC: H01L21/3065 , C09D9/00 , C11D9/36 , H01L21/304
CPC classification number: C11D11/0047 , C11D3/042 , C11D3/044 , C11D3/162 , C11D3/2075 , C11D3/30 , C11D3/3742 , C11D7/08 , C11D7/265 , C11D7/3209 , H01L21/02063 , H01L21/3105 , H01L21/76807 , H01L21/76814 , H01L21/76826 , H01L24/05 , H01L2224/02166 , H01L2924/14 , H01L2924/00
Abstract: 本发明使用硅系绝缘膜的蚀刻后处理剂,该蚀刻后处理剂含有:由氨系碱和胺化合物组成的组中选出的至少一种含氮物质;酸;至少含有一种硅、碳和氢而成的含硅化合物;以及,任意的表面活性剂。根据本发明,能够抑制因蚀刻引起的硅系绝缘膜介电常数的增加。
-
公开(公告)号:CN103311290A
公开(公告)日:2013-09-18
申请号:CN201210576962.2
申请日:2012-12-26
Applicant: 富士通株式会社
Inventor: 尾崎史朗
IPC: H01L29/778 , H01L29/51 , H01L21/335 , H01L21/285
CPC classification number: H01L29/7787 , H01L21/28264 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L29/2003 , H01L29/205 , H01L29/401 , H01L29/4236 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66431 , H01L29/66462 , H01L29/7786 , H01L2224/0603 , H01L2224/29101 , H01L2224/32245 , H01L2224/45124 , H01L2224/48247 , H01L2224/48257 , H01L2224/4903 , H01L2224/73265 , H01L2924/1033 , H01L2924/13064 , H01L2924/181 , H01L2924/00014 , H01L2924/014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及半导体器件和制造半导体器件的方法。具体而言,提供一种制造半导体器件的方法,可以在衬底上形成氮化物半导体层,通过ALD的蒸汽氧化在氮化物半导体层上形成第一绝缘层,通过ALD的氧等离子体氧化在第一绝缘层上形成第二绝缘层,在第二绝缘层上形成栅电极,以及在氮化物半导体层上形成源电极和漏电极。该氮化物半导体层可以包括在衬底上的第一半导体层和在第一半导体层上的第二半导体层。
-
公开(公告)号:CN102646702A
公开(公告)日:2012-08-22
申请号:CN201210035488.2
申请日:2012-02-16
Applicant: 富士通株式会社
IPC: H01L29/51 , H01L29/778 , H01L21/335
CPC classification number: H01L29/66462 , H01J37/32055 , H01J37/32357 , H01J37/32422 , H01J37/32669 , H01L21/28264 , H01L29/2003 , H01L29/41766 , H01L29/4236 , H01L29/51 , H01L29/513 , H01L29/517 , H01L29/7786 , H01L29/7787 , H01L2224/0603 , H01L2224/48247 , H01L2224/48257 , H01L2224/4903
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法,所述半导体器件包括:形成在基板上方的半导体层;形成在半导体层上方的绝缘膜;以及形成在绝缘膜上方的电极,其中绝缘膜包括含有碳的非晶膜。
-
公开(公告)号:CN1787187A
公开(公告)日:2006-06-14
申请号:CN200510126871.9
申请日:2005-11-24
Applicant: 富士通株式会社
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L23/5329 , H01L21/02118 , H01L21/02126 , H01L21/02203 , H01L21/02211 , H01L21/02216 , H01L21/02274 , H01L21/02282 , H01L21/02304 , H01L21/0234 , H01L21/02348 , H01L21/02362 , H01L21/3105 , H01L21/31058 , H01L21/31695 , H01L21/76807 , H01L21/7682 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76834 , H01L23/53238 , H01L23/53295 , H01L29/78 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件制造方法,包括:在半导体衬底10上方形成第一多孔绝缘膜38的步骤;形成第二绝缘膜40的步骤,该第二绝缘膜的密度比该第一多孔绝缘膜38的密度更大;以及利用存在的该第二绝缘膜40将电子束、UV射线或者等离子体施加至该第一多孔绝缘膜38以固化该第一多孔绝缘膜38的步骤。由于将电子束等通过更致密的第二绝缘膜40施加至该第一多孔绝缘膜38,从而能够无损坏地固化该第一多孔绝缘膜38。由于能够保持该第一多孔绝缘膜38不被损坏,因而能够防止吸水性和密度增加,进而能够防止介电常数变大。从而,本发明能够提供包括低介电常数和高机械强度绝缘膜的半导体器件。
-
公开(公告)号:CN103035702B
公开(公告)日:2015-07-01
申请号:CN201210269621.0
申请日:2012-07-30
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/49 , H01L21/335 , H01L29/872 , H01L21/329
CPC classification number: H01L21/31144 , H01L21/28 , H01L21/28581 , H01L23/291 , H01L23/3171 , H01L29/2003 , H01L29/205 , H01L29/42316 , H01L29/432 , H01L29/475 , H01L29/7786 , H01L29/7787 , H01L29/872 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种化合物半导体器件及其制造方法。一种化合物半导体器件,包括:化合物半导体层叠结构、形成在化合物半导体层叠结构上并且具有通孔的钝化膜和形成在钝化膜上以填塞通孔的栅电极。在栅电极中形成有不同的晶体取向之间的晶界,晶界的起点设置成与钝化膜的平坦表面上的通孔间隔开。
-
-
-
-
-
-
-
-
-