公开(公告)号：CN101179036A

公开(公告)日：2008-05-14

申请号：CN200710163792.4

申请日：2007-11-08

Applicant: 新光电气工业株式会社

Inventor： 町田洋弘 ,  小林敏男

IPC: H01L21/60

CPC classification number: H01L21/486 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L24/16 ,  H01L24/97 ,  H01L2224/0231 ,  H01L2224/02319 ,  H01L2224/02333 ,  H01L2224/0401 ,  H01L2224/11 ,  H01L2224/1134 ,  H01L2224/11822 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 本发明公开一种半导体器件制造方法，其特征在于包括：第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；第二步骤，其在堆叠于所述基板上的叠层用基板中形成导通孔，并且用导电膏填入所述导通孔，在所述叠层用基板的第一主表面上形成有导电层，所述导通孔从所述叠层用基板的第二主表面到达所述导电层；第三步骤，其通过绝缘层将所述叠层用基板附着到所述基板上，并且通过所述导电膏连接所述导电层与所述凸点；以及第四步骤，其将所述基板分割成单独的块。