-
公开(公告)号：CN102742163A
公开(公告)日：2012-10-17
申请号：CN201180007856.6
申请日：2011-02-14
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/21 , G11C11/22 , H01L21/8246 , H01L27/105 , H01L29/786
CPC classification number: H03K19/21 , G11C11/22 , H01L27/101 , H01L27/1159
Abstract: 本发明的非易失性逻辑电路与半导体膜（14）接触，具有电源电极（15）、输出电极（16），在被电源电极与前述输出电极夹着的区域，具有输入电极（17）纵、横各两个排列的构造、和在半导体的主面上通过强磁性体膜（13）形成控制电极（11）的构造，施加在四个输入电极上的信号分别是第一输入信号、第二输入信号、第一输入信号的“非”、第二输入信号的“非”四种，向在连结电源电极与输出电极的方向上邻接的电极输入的信号的关系是，其中一个输入信号与另一个输入信号的“非”的关系，向斜向邻接的电极输入的信号满足其中一个输入信号与其输入信号的“非”的关系。
-
公开(公告)号：CN102742161B
公开(公告)日：2015-05-20
申请号：CN201180007867.4
申请日：2011-03-22
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/185 , H01L21/8246 , H01L21/8247 , H01L27/105 , H01L27/115 , H01L29/788 , H01L29/792
CPC classification number: H01L27/10 , G11C11/22 , G11C11/5657 , H01L27/101 , H01L27/11502 , H01L29/7869
Abstract: 本发明的使用非易失性开关装置有选择地流过电流的方法，包含：在非易失性开关装置（20）中，设定电极组（15~17）之间不流过电流的第一状态、在第一电极（15）与第二电极（16）之间有选择地流过电流的第二状态和在第一电极（15）与第三电极（17）之间有选择地流过电流的第三状态的任一个状态的工序。设定第一~第三状态时，对控制电极、第一电极（15）、第二电极（16）和第三电极（17）分别施加分别满足对应第一~第三状态的规定的不等式的电压V1、Va、Vb和Vc。
-
公开(公告)号：CN103636128A
公开(公告)日：2014-03-12
申请号：CN201380002007.0
申请日：2013-05-22
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/21 , H01L21/8246 , H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: G11C13/0069 , G11C5/025 , G11C11/2259 , G11C11/2275 , H01L21/28291 , H01L27/1159 , H01L29/6684 , H01L29/78391 , H03K19/21
Abstract: 本发明的驱动非易失性半导体装置的方法，分别向源电极(15)、漏电极(16)及下部栅电极膜(12)施加电压Vs、Vd及V3，同时，在比使强电介质膜(13)所包含的所有极化反转所需的期间短的期间内，分别向第1上部栅电极(17a)及第2上部栅电极(17b)施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2变大且宽度WRH变小。脉冲电压V1及V2的绝对值小于使强电介质膜(13)所包含的所有极化反转所需的电压的绝对值。电压Vs、Vd及V3、脉冲电压V1及V2满足Vs、Vd、V3>V1、V2的关系。
-
公开(公告)号：CN102598511A
公开(公告)日：2012-07-18
申请号：CN201180003038.9
申请日：2011-05-30
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/20 , H01L21/8246 , H01L27/105
CPC classification number: H01L27/1159 , G11C11/22
Abstract: 本发明提供驱动能够切换成从逻辑与(AND)、逻辑或(OR)、逻辑与非(NAND)、逻辑或非(NOR)或者逻辑异或(XOR)的任一种中选择出的1种逻辑非易失性逻辑电路的新方法。
-
公开(公告)号：CN102598511B
公开(公告)日：2016-01-20
申请号：CN201180003038.9
申请日：2011-05-30
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/20 , H01L21/8246 , H01L27/105
CPC classification number: H01L27/1159 , G11C11/22
Abstract: 本发明提供驱动能够切换成从逻辑与(AND)、逻辑或(OR)、逻辑与非(NAND)、逻辑或非(NOR)或者逻辑异或(XOR)的任一种中选择出的1种逻辑非易失性逻辑电路的新方法。
-
Patent Agency Ranking
公开(公告)号：CN102742160B
公开(公告)日：2014-12-17
申请号：CN201180007845.8
申请日：2011-02-25
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/185 , H01L21/822 , H01L27/04 , H03K19/20
CPC classification number: H01L27/10 , G11C11/22 , H01L27/101 , H01L27/11502
Abstract: 非易失性逻辑电路（20）中，沿着强电介质膜（13）的长度方向，第一输入电极（17a）和第二输入电极（17b）被夹在电源电极（15）与输出电极（16）之间。沿着与该长度方向正交的方向，第一输入电极（17a）与第二输入电极（17b）相邻。本发明的非易失性逻辑电路（20）的驱动方法具备：将选自4种状态中的一个状态通过对控制电极（12）、第一输入电极（17a）和第二输入电极（17b）分别施加根据该状态规定的电压V1、Va和Vb而写入到非易失性逻辑电路（20）的工序；和基于在电源电极（15）与输出电极（16）之间施加电压而产生的电流决定非易失性逻辑电路（20）具有高电阻状态还是低电阻状态的工序。
-
公开(公告)号：CN102742163B
公开(公告)日：2014-12-03
申请号：CN201180007856.6
申请日：2011-02-14
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/21 , G11C11/22 , H01L21/8246 , H01L27/105 , H01L29/786
CPC classification number: H03K19/21 , G11C11/22 , H01L27/101 , H01L27/1159
Abstract: 本发明的非易失性逻辑电路与半导体膜(14)接触，具有电源电极(15)、输出电极(16)，在被电源电极与前述输出电极夹着的区域，具有输入电极(17)纵、横各两个排列的构造、和在半导体的主面上通过强磁性体膜(13)形成控制电极(12)的构造，施加在四个输入电极上的信号分别是第一输入信号、第二输入信号、第一输入信号的“非”、第二输入信号的“非”四种，向在连结电源电极与输出电极的方向上邻接的电极输入的信号的关系是，其中一个输入信号与另一个输入信号的“非”的关系，向斜向邻接的电极输入的信号满足其中一个输入信号与其输入信号的“非”的关系。
-
公开(公告)号：CN103430186A
公开(公告)日：2013-12-04
申请号：CN201280014089.6
申请日：2012-05-29
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种能够以更少的数量的元件的结构实现利用脉冲定时进行的学习动作的神经网络电路的学习方法。突触电路（20）具备可变电阻元件（10），构成为能在第一输入信号（其他的神经网络电路元件（40）的输出信号）能够输入至可变电阻元件（10）的第一电极（13）的状态，和不能够输入的状态之间进行切换，构成为神经元电路（30）具备产生双极性锯齿形脉冲电压的波形发生电路（32），使第一输入信号具有双极性锯齿形脉冲波形，在第一输入信号能够输入至第一电极（13）的状态的期间，对可变电阻元件（10）的控制电极（15）输入在与该可变电阻元件（10）相同的神经网络电路元件（40）内生成的双极性锯齿形脉冲电压，根据依赖于施加至第一电极（13）的电压与施加至控制电极（15）的电压的输入时刻差而产生的第一电极（13）和控制电极（15）之间电位差，使可变电阻元件（10）的电阻值发生变化。
-
公开(公告)号：CN102742162A
公开(公告)日：2012-10-17
申请号：CN201180007890.3
申请日：2011-02-25
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/185 , H01L21/822 , H01L21/8246 , H01L27/04 , H01L27/10 , H01L27/105
CPC classification number: H01L27/101 , G11C11/22 , H01L27/11502
Abstract: 非易失性逻辑电路（20）中，沿着强电介质膜（13）的长度方向，第一输入电极（17a）被夹在电源电极（15）与第二输入电极（17b）之间。沿着强电介质膜（13）的长度方向，第二输入电极（17b）被夹在第一输入电极（17a）与输出电极（16）之间。本发明的非易失性逻辑电路（20）的驱动方法具备：将选自4种状态中的1种状态通过对控制电极（12）、第一输入电极（17a）和第二输入电极（17b）分别施加根据该状态规定的电压V1、Va和Vb而写入到非易失性逻辑电路（20）的工序；和基于在电源电极（15）与输出电极（16）之间施加电压而产生的电流决定非易失性逻辑电路（20）具有高电阻状态还是低电阻状态的工序。
-
公开(公告)号：CN102742160A
公开(公告)日：2012-10-17
申请号：CN201180007845.8
申请日：2011-02-25
Applicant: 松下电器产业株式会社
Inventor： 金子幸广
IPC: H03K19/185 , H01L21/822 , H01L27/04 , H03K19/20
CPC classification number: H01L27/10 , G11C11/22 , H01L27/101 , H01L27/11502
Abstract: 非易失性逻辑电路（20）中，沿着强电介质膜（13）的长度方向，第一输入电极（17a）和第二输入电极（17b）被夹在电源电极（15）与输出电极（16）之间。沿着与该长度方向正交的方向，第一输入电极（17a）与第二输入电极（17b）相邻。本发明的非易失性逻辑电路（20）的驱动方法具备：将选自4种状态中的一个状态通过对控制电极（12）、第一输入电极（17a）和第二输入电极（17b）分别施加根据该状态规定的电压V1、Va和Vb而写入到非易失性逻辑电路（20）的工序；和基于在电源电极（15）与输出电极（16）之间施加电压而产生的电流决定非易失性逻辑电路（20）具有高电阻状态还是低电阻状态的工序。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.035 seconds)
