驱动半导体存储装置的方法

    公开(公告)号:CN103493140A

    公开(公告)日:2014-01-01

    申请号:CN201280011100.3

    申请日:2012-02-22

    Inventor: 金子幸广

    Abstract: 本发明的目的在于提供一种驱动半导体存储装置的新方法。半导体存储装置包括第一~第四存储单元,各第一~第四存储单元具有第一栅极电极、强电介质膜、半导体膜、源极电极、漏极电极、常电介质膜和第二栅极电极。强电介质膜夹在第一栅极电极与半导体膜之间,源极电极和漏极电极夹在半导体膜与常电介质膜之间,常电介质膜夹在第二栅极电极与半导体膜之间。通过第一栅极电极、强电介质膜、源极电极和漏极电极,形成第一半导体晶体管,通过第二栅极电极、常电介质膜、源极电极和漏极电极,形成第二半导体晶体管。通过以规定的定时调整多个驱动信号,进行向第一、第二晶体管的数据保持和从第一、第二晶体管的数据读取。

    驱动非易失性逻辑电路的方法

    公开(公告)号:CN102742162B

    公开(公告)日:2015-03-25

    申请号:CN201180007890.3

    申请日:2011-02-25

    Inventor: 金子幸广

    CPC classification number: H01L27/101 G11C11/22 H01L27/11502

    Abstract: 非易失性逻辑电路(20)中,沿着强电介质膜(13)的长度方向,第一输入电极(17a)被夹在电源电极(15)与第二输入电极(17b)之间。沿着强电介质膜(13)的长度方向,第二输入电极(17b)被夹在第一输入电极(17a)与输出电极(16)之间。本发明的非易失性逻辑电路(20)的驱动方法具备:将选自4种状态中的1种状态通过对控制电极(12)、第一输入电极(17a)和第二输入电极(17b)分别施加根据该状态规定的电压V1、Va和Vb而写入到非易失性逻辑电路(20)的工序;和基于在电源电极(15)与输出电极(16)之间施加电压而产生的电流决定非易失性逻辑电路(20)具有高电阻状态还是低电阻状态的工序。

    神经网络电路的学习方法

    公开(公告)号:CN103460220A

    公开(公告)日:2013-12-18

    申请号:CN201280015280.2

    申请日:2012-05-29

    CPC classification number: G06N3/08 G06N3/049 G06N3/0635

    Abstract: 突触电路(20)具备可变电阻元件(10),神经元电路(30)具备产生双极性锯齿形脉冲电压或墨西哥帽形脉冲电压(以下称为规定的脉冲电压)的波形发生电路(32),第一输入信号(其他的神经网络电路元件(40)的输出信号)具有规定的脉冲电压波形,将与可变电阻元件(10)相同的神经网络电路元件(40)内生成的规定的脉冲电压波形的时间中间点称为中间点,在以该中间点为基准在前后具有规定的时间宽度的期间(以下称为允许输入期间),通过使第一输入信号能够输入至可变电阻元件(10)的控制电极(15),根据依赖于针对允许输入期间的第一输入信号的输入时刻而产生的第一电极(13)和控制电极(15)之间的电位差,使可变电阻元件(10)的电阻值发生变化。

Patent Agency Ranking