公开(公告)号：CN119943810A

公开(公告)日：2025-05-06

申请号：CN202411528431.5

申请日：2024-10-30

Applicant: 瑞萨电子株式会社

Inventor： 森下泰之 ,  成田幸辉 ,  前田敏

IPC: H01L23/528 ,  H02H9/00 ,  H10D89/60

Abstract: 一种半导体设备，包括具有在表面上形成的多个层的半导体芯片。这里，在多个层中形成电源布线、接地布线、MOS晶体管、触发器电路，其中将电源电压供应给电源布线，将接地电压供应给接地布线，将MOS晶体管连接到电源布线和接地布线，以及触发器电路经由第一布线电连接到MOS晶体管的栅极电极。在第一层中形成MOS晶体管和触发器电路，在是第一层上层的第二层中形成第一布线，并且第一布线包括第一部分和第二部分，第一部分在第一方向上延伸，第二部分在相交于第一方向的第二方向上延伸并且电连接到第一部分。

公开(公告)号：CN108447861B

公开(公告)日：2023-06-27

申请号：CN201810064433.1

申请日：2018-01-23

Applicant: 瑞萨电子株式会社

Inventor： 鹈泽义仁 ,  森下泰之 ,  田中正德

IPC: H01L27/04 ,  H01L23/60

Abstract: 本发明涉及一种半导体器件。所述半导体器件包括MOS晶体管和二极管，所述MOS晶体管被耦合在两个端子之间并放电由静电的产生而引起流动的电流，所述二极管被耦合在MOS晶体管的背栅极和端子之一之间，并具有与形成在MOS晶体管的背栅极和源极之间的寄生二极管的极性相反的极性。

公开(公告)号：CN107359161B

公开(公告)日：2023-06-23

申请号：CN201710271669.8

申请日：2017-04-24

Applicant: 瑞萨电子株式会社

Inventor： 森下泰之

IPC: H01L27/04 ,  H01L27/06 ,  H01L27/02

Abstract: 提供一种可以具有抗噪声性和抗ESD性二者的半导体器件。该半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。

公开(公告)号：CN116072669A

公开(公告)日：2023-05-05

申请号：CN202211305989.8

申请日：2022-10-24

Applicant: 瑞萨电子株式会社

Inventor： 森下泰之

IPC: H01L27/02

Abstract: 一种半导体器件包括被布置在芯片上的输入/输出单元、IO电源单元、核心电源单元和核心逻辑电路，并且核心电源单元包括ESD保护电路。输入/输出单元包括电平移位器电路，并且电平移位器电路被布置在输入/输出单元中。核心逻辑电路被布置在输入/输出单元的外部。核心电源单元未被布置在与输入/输出单元相同的行中，而是被布置在于第一区域与第二区域之间设置的第三区域中，在第一区域中布置输入/输出单元和IO电源单元，在第二区域中布置核心逻辑电路。

公开(公告)号：CN107871735B

公开(公告)日：2021-11-05

申请号：CN201711143784.3

申请日：2013-01-22

Applicant: 瑞萨电子株式会社

Inventor： 森下泰之

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/74

Abstract: 一种半导体静电保护电路器件，包括：衬底、元件隔离绝缘膜、多个第一高浓度第一导电类型区、多个第一高浓度第二导电类型区和第二高浓度第一导电类型区。每个第一高浓度第二导电类型区形成在衬底上方的多个第二第一导电类型阱中的相应一个中；每个第一高浓度第一导电类型区形成在衬底上方的第二导电类型阱中；每两个相邻的第一高浓度第一导电类型区被一个第一高浓度第二导电类型区分开；器件的横截面中，元件隔离绝缘膜将多个第一高浓度第一导电类型区与多个第一高浓度第二导电类型区分开；多个第一高浓度第一导电类型区耦合到地电位；多个第一高浓度第二导电类型区耦合到I/O焊盘并连接到内部电路；第二高浓度第一导电类型区连接到触发器元件。