公开(公告)号：CN101356641B

公开(公告)日：2011-05-18

申请号：CN200680050392.6

申请日：2006-12-20

Applicant: 日本电气株式会社 ,  瑞萨电子株式会社

Inventor： 船矢琢央 ,  村井秀哉 ,  山道新太郎 ,  菊池克 ,  本多广一 ,  宫崎真一

IPC: H01L23/12

Abstract: 半导体搭载用布线基板(5)，至少具有：绝缘膜(1)；在绝缘膜(1)中形成的布线(2)；多个电极凸台(4)，这些电极凸台(4)在绝缘膜(1)的正反两面中露出表面地设置，而且其侧面的至少一部分被绝缘膜(1)埋设；以及连接布线(2)与电极凸台(4)的过孔(3)。用第1材料来形成连接布线(2)与电极凸台(4)的过孔(3)。将在绝缘膜(1)中形成的布线(2)彼此连接的至少一个过孔(3a)，包含与第1材料不同的第2材料。半导体搭载用布线基板(5)有利于在半导体器件的高集成化、高速化或多功能化情况下的端子数量的增加及端子间隔的狭小间距化，特别是能够在基板两面高密度而且高精度地搭载半导体器件、可靠性也优异。

公开(公告)号：CN108807208B

公开(公告)日：2023-06-23

申请号：CN201810383978.9

申请日：2013-03-25

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/66 ,  H01L23/488 ,  H01L23/522 ,  H01L27/06

Abstract: 公开了一种半导体装置。在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN104603940B

公开(公告)日：2020-07-24

申请号：CN201480001983.9

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  船矢琢央

IPC: H01L23/64

Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。

公开(公告)号：CN103887287B

公开(公告)日：2019-04-09

申请号：CN201310712188.8

申请日：2013-12-20

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  鴫原宏美 ,  鴫原久雄

IPC: H01L23/64 ,  H01L21/48

Abstract: 本发明提供一种半导体装置和半导体装置的制造方法，目的在于改善半导体装置的特性。半导体装置具有形成于感应器(Ia)的上方的层叠绝缘膜。该层叠绝缘膜具有聚酰亚胺膜(PI1)和形成于聚酰亚胺膜(PI1)上且与聚酰亚胺膜(PI1)之间具有阶梯差(St2)的聚酰亚胺膜(PI2)。并且，在层叠绝缘膜上形成有感应器(Ib)。通过采用这样的聚酰亚胺膜(PI1)与(PI2)的层叠结构，能够使感应器(Ia、Ib)之间的绝缘膜的膜厚增大，能够提高绝缘耐压。而且，能够减少由曝光不良导致的凹陷、剥落的发生，而且能够减少Cu籽晶层(SE)的分段、由此导致的电镀不良。

公开(公告)号：CN104871307A

公开(公告)日：2015-08-26

申请号：CN201280077812.5

申请日：2012-12-19

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  长濑宽和 ,  船矢琢央

IPC: H01L21/822 ,  H01L27/04

CPC classification number: H01L23/5227 ,  H01L23/49575 ,  H01L23/528 ,  H01L23/645 ,  H01L23/66 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0655 ,  H01L27/0688 ,  H01L2223/6611 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48106 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 在半导体基板上形成有线圈CL5、CL6以及焊盘PD5、PD6、PD7。线圈CL5与线圈CL6串联地电连接在焊盘PD5与焊盘PD6之间，在线圈CL5与线圈CL6之间电连接有焊盘PD7。在线圈CL5的正下方形成有与线圈CL5磁耦合的线圈，在线圈CL6的正下方形成有与线圈CL6磁耦合的线圈，它们串联连接。当在线圈CL5、CL6的正下方的串联连接的线圈中流过电流时，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。

公开(公告)号：CN102646628B

公开(公告)日：2014-08-06

申请号：CN201210097778.X

申请日：2007-10-09

Applicant: 瑞萨电子株式会社

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  前田胜美 ,  船矢琢央 ,  森健太郎 ,  前田武彦 ,  川野连也 ,  萱岛祐治

IPC: H01L21/768 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L24/19 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92 ,  H01L2224/92244 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/83 ,  H01L2224/82

Abstract: 一种用于制造半导体装置的方法，包括：在金属基材的一个表面上形成金属图案；形成覆盖金属图案的树脂层；通过从金属基材的另一表面侧在金属基材中形成开口，使得金属图案被保留来得到金属框架；在半导体芯片的电路形成表面面朝上的情况下，将半导体芯片安装在开口内；形成覆盖金属框架和半导体芯片的绝缘层；形成连接到半导体芯片的上表面的导电部分的通孔导体；形成电连接到通孔导体的互连层；以及去除树脂层，使得金属图案被暴露。

公开(公告)号：CN101320716B

公开(公告)日：2012-02-08

申请号：CN200810125539.4

申请日：2008-06-10

Applicant: 日本电气株式会社 ,  瑞萨电子株式会社

Inventor： 森健太郎 ,  山道新太郎 ,  村井秀哉 ,  船矢琢央 ,  川野连也 ,  前田武彦 ,  副岛康志

IPC: H01L23/48 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L21/68

CPC classification number: H01L21/6835 ,  H01L23/5389 ,  H01L23/544 ,  H01L24/19 ,  H01L24/24 ,  H01L2221/68345 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/15174 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3011 ,  Y10S438/977 ,  H01L2924/00

Abstract: 在设置有定位标记的支撑基板上定位透明基板，并提供剥离材料。然后，定位半导体元件使得电极端子面朝上，且之后去除支撑基板。在剥离材料上形成绝缘树脂以覆盖半导体元件；且之后形成通孔、布线层、绝缘层、外部端子和阻焊剂。然后，通过使用剥离材料，从半导体器件上剥离透明基板。因而，能够高精度地安装芯片，在制造过程中在基底上安装芯片期间不需要提供定位标记，并且能够容易地去除基底。结果，能够以低成本制造具有高密度和薄外形的半导体器件。

公开(公告)号：CN110349932A

公开(公告)日：2019-10-18

申请号：CN201910645110.6

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  船矢琢央

IPC: H01L23/488 ,  H01L23/495 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L25/16 ,  H01L27/06 ,  H01L27/12

Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。

公开(公告)号：CN104795357B

公开(公告)日：2019-03-19

申请号：CN201510030429.X

申请日：2015-01-21

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/768

Abstract: 本发明的各个实施例涉及一种制造半导体器件的方法。提供了一种具有得到改善的可靠性半导体器件。在半导体衬底之上，经由第一绝缘膜形成第一线圈。形成第二绝缘膜，以便用以覆盖第一绝缘膜和第一线圈。在第二绝缘膜之上，形成焊盘。在第二绝缘膜之上，形成具有使部分焊盘暴露出来的开口的多层膜。在多层绝缘膜之上，形成第二线圈。将第二线圈放置在第一线圈之上。第二线圈和第一线圈彼此磁耦合。多层膜包括二氧化硅膜、在二氧化硅膜之上的氮化硅膜、和在氮化硅膜之上的树脂膜。

公开(公告)号：CN104871307B

公开(公告)日：2018-01-02

申请号：CN201280077812.5

申请日：2012-12-19

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  长濑宽和 ,  船矢琢央

IPC: H01L21/822 ,  H01L27/04

CPC classification number: H01L23/5227 ,  H01L23/49575 ,  H01L23/528 ,  H01L23/645 ,  H01L23/66 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0655 ,  H01L27/0688 ,  H01L2223/6611 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48106 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 在半导体基板上形成有线圈CL5、CL6以及焊盘PD5、PD6、PD7。线圈CL5与线圈CL6串联地电连接在焊盘PD5与焊盘PD6之间，在线圈CL5与线圈CL6之间电连接有焊盘PD7。在线圈CL5的正下方形成有与线圈CL5磁耦合的线圈，在线圈CL6的正下方形成有与线圈CL6磁耦合的线圈，它们串联连接。当在线圈CL5、CL6的正下方的串联连接的线圈中流过电流时，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。