公开(公告)号：KR1020110043300A

公开(公告)日：2011-04-27

申请号：KR1020090100351

申请日：2009-10-21

Applicant: 삼성전자주식회사

Inventor： 이영호 ,  김건수 ,  심재황 ,  신진현 ,  민경훈

IPC: H01L21/31 ,  H01L21/027

CPC classification number: H01L21/76229 ,  H01L21/823481 ,  H01L27/1052 ,  G03F7/70475

Abstract: PURPOSE: A method for forming an active region structure is provided to stably form a peripheral trench and cell active regions on a semiconductor substrate by overcoming the limit of a semiconductor etching process and a semiconductor photo lithography process. CONSTITUTION: A semiconductor substrate includes a cell array region and a peripheral circuit region. Upper and lower mask layers are formed on the semiconductor substrate. A cell trench(100) is formed by etching the semiconductor substrate, the upper mask layer, and the lower mask layer on a cell array region. A peripheral trench(120) is formed by etching the semiconductor substrate, the upper mask layer, and the lower mask layer on the peripheral circuit region. The peripheral trench is formed on the semiconductor substrate before the cell trench. The cell and peripheral trenches limit an active region structure(150).

Abstract translation: 目的：提供一种形成有源区结构的方法，通过克服半导体蚀刻工艺和半导体光刻工艺的极限，在半导体衬底上稳定地形成外围沟槽和电池有源区。 构成：半导体衬底包括电池阵列区域和外围电路区域。 在半导体衬底上形成上下掩模层。 通过在单元阵列区域上蚀刻半导体衬底，上掩模层和下掩模层来形成电池沟槽（100）。 通过蚀刻外围电路区域上的半导体衬底，上掩模层和下掩模层来形成外围沟槽（120）。 外围沟槽在单元沟道之前形成在半导体衬底上。 电池和外围沟槽限制有源区结构（150）。

公开(公告)号：KR1019990015386A

公开(公告)日：1999-03-05

申请号：KR1019970037491

申请日：1997-08-06

Applicant: 삼성전자주식회사

Inventor： 민경훈 ,  한정욱

IPC: H01L27/115

Abstract: 본 발명은 고신뢰성 비휘발성 메모리 장치에 관한 것으로서, 특히 플로팅 게이트를 상호 분리하는 소자 분리 영역 상부의 상기 플로팅 게이트 측벽에 절연막으로 이루어진 스페이서를 형성하여 이 부분의 소자 분리 영역 두께가 두껍게 형성된 것을 특징으로 한다. 따라서, 본 발명은 고전압이 인가되는 메모리 셀 영역의 소자 분리를 위한 필드 산화막의 두께를 선택적으로 두껍게 형성할 수 있으므로 향상된 소자간 분리 특성에 의해 반도체 장치의 신뢰성을 높일 수 있다.