公开(公告)号：KR1019980066903A

公开(公告)日：1998-10-15

申请号：KR1019970002678

申请日：1997-01-29

Applicant: 삼성전자주식회사

Inventor： 박희민

IPC: G01R31/28

Abstract: 코어에 경계 스캔 셀, 메모리에 내장 자기 테스트 회로를 삽입하고 이 블록과 기존 매크로 블록의 연결 부분도 자동 테스트 패턴 생성시 고려하여 테스트하는 코어 및 메모리 내장 회로용 테스트 방법을 개시한다.
반도체 장치의 코어 및 메모리 등의 매크로 블록과, 이런 매크로 블록을 제외한 스캔 셀, 메모리 내장 자기 테스트 회로 등의 로직 블록이 섞여 있는 회로를 테스트하는 코어 및 메모리 내장 회로용 테스트 방법에 있어서, 내장된 코어를 테스트하기 위한 경계 스캔 셀을 삽입하고, 메모리 내장 자기 테스트 회로와 메모리의 입력과 출력 단에 플립-플롭을 삽입하며, 내장된 코어 및 메모리를 제외한 로직 블록 부분에 스캔 설계 기술을 적용하여 스캔 플립-플롭을 스캔 체인으로 구성하는 코어 및 메모리 내장 회로용 테스트 방법을 제공한다.
따라서, 본 발명에 따르면 반도체 장치의 코어 및 메모리 내장 회로용 테스트 방법에 있어서, 경계 스캔 셀과 메모리 내장 자기 테스트 회로를 삽입하고 이 블록과 기존 매크로 블록의 연결 부분도 자동 테스트 패턴 생성시 고려하여 테스트함으로서 결함 검출 범위를 넓히는 코어 및 메모리 내장 회로용 테스트 방법을 제공할 수 있다.

公开(公告)号：KR1019980005950A

公开(公告)日：1998-03-30

申请号：KR1019960020841

申请日：1996-06-11

Applicant: 삼성전자주식회사

Inventor： 박희민

IPC: H01L21/66