公开(公告)号：KR101847075B1

公开(公告)日：2018-04-09

申请号：KR1020140183301

申请日：2014-12-18

Applicant: 삼성전자주식회사

Inventor： 안성수 ,  이석근 ,  윤용상

IPC: G06F1/16

CPC classification number: G06F1/1637 ,  G06F1/1605 ,  G06F1/1686 ,  H04M1/0264

Abstract: 본발명의일 실시예에따른전자장치는, 적어도하나의제1 삽입부를가지는디스플레이모듈; 상기디스플레이모듈과전기적으로연결되며, 상기제1 삽입부의적어도일부에중첩되는제2 삽입부를가지는, 인쇄회로기판(Printed Circuit Board); 및상기제1 삽입부및 상기제2 삽입부에적어도일부가삽입되는, 적어도하나의기능모듈;을포함할수 있다.

Abstract translation: 根据本发明实施例的电子设备包括：显示模块，具有至少一个第一插入件; 电连接到所述显示模块的印刷电路板，所述印刷电路板具有与所述第一插入部分的至少一部分重叠的第二插入部分; 以及至少一个功能模块，其中功能模块的至少一部分插入到第一和第二插入部分中。

公开(公告)号：KR1020130060419A

公开(公告)日：2013-06-10

申请号：KR1020110126460

申请日：2011-11-30

Applicant: 삼성전자주식회사

Inventor： 안성수 ,  권오익 ,  김범수 ,  김현성 ,  신경섭 ,  윤민경 ,  정승필 ,  정원봉

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7883 ,  H01L21/7682 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42364 ,  H01L29/66825 ,  H01L29/7881 ,  H01L21/02362

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the semiconductor device are provided to prevent the parasitic capacitance between floating gates by forming a deep air gap extended to the floating gates of gate patterns. CONSTITUTION: A tunnel insulating layer is formed on a substrate(100). Gate patterns(160) are formed on the tunnel insulating layer. A capping layer pattern(170a) is formed on the sidewall of the gate pattern and a tunnel insulating layer. A tunnel insulating pattern(110a) is formed in the active area of the substrate. An insulating layer(180) covering the gate pattern and the capping layer pattern is formed on the tunnel insulating pattern. An air gap(185) is formed in the insulating layer between the adjacent capping layer patterns. [Reference numerals] (AA) Second direction; (BB) First direction

Abstract translation: 目的：提供一种用于制造半导体器件的半导体器件和方法，以通过形成延伸到栅极图案的浮动栅极的深空气间隙来防止浮置栅极之间的寄生电容。 构成：在基板（100）上形成隧道绝缘层。 在隧道绝缘层上形成栅极图案（160）。 在栅极图案的侧壁和隧道绝缘层上形成覆盖层图案（170a）。 隧道绝缘图案（110a）形成在衬底的有源区域中。 在隧道绝缘图案上形成覆盖栅极图案和覆盖层图案的绝缘层（180）。 在相邻的覆盖层图案之间的绝缘层中形成气隙（185）。 （附图标记）（AA）第二方向; （BB）第一方向

公开(公告)号：KR1019990047776A

公开(公告)日：1999-07-05

申请号：KR1019970066293

申请日：1997-12-05

Applicant: 삼성전자주식회사

Inventor： 안성수

IPC: H01L21/02

Abstract: 본 발명은 반도체소자 제조설비용 그레이팅에 관한 것이다.
본 발명에 따른 클린룸의 바닥을 구성하며 일정한 면적, 두께 및 사각형상을 하는 반도체소자 제조설비용 그레이팅은, 상기 그레이팅 하부의 설비상황을 관찰할 수 있도록 투명성을 유지하며 전면이 소정의 색깔로 착색되어 이루어진다.
본 발명에 따른 클린룸의 바닥을 구성하며 일정한 면적과 두께 및 사각형상을 하며 하부를 관찰할 수 있는 투명한 반도체소자 제조설비용 그레이팅은, 클린룸의 바닥에 상기 그레이팅을 장착했을 때 장착여부를 확인할 수 있도록 소정의 색깔로 착색된 식별마크가 상기 그레이팅의 상부에 형성되어 이루어진다.
따라서, 투명 그레이팅 상부의 일부분에 착색된 식별마크를 형성시키고 또는 상기 그레이팅을 투명성이 유지되도록 착색함으로써 상기 그레이팅 하부의 각종 게이지, 벨브 및 배관의 연결상태 등을 확인할 수 있고, 상기 그레이팅의 장착여부를 쉽게 알 수 있어 작업시 상기 그레이팅을 제거하였을 때 발생하는 안전사고를 미연에 방지하는 효과가 있다.

公开(公告)号：KR1020170091318A

公开(公告)日：2017-08-09

申请号：KR1020160012179

申请日：2016-02-01

Applicant: 삼성전자주식회사 ,  한국과학기술원

Inventor： 배치성 ,  신진우 ,  안성수 ,  김상준

IPC: G06F21/32 ,  G06N3/02 ,  G06K9/00 ,  A61B5/0452

CPC classification number: A61B5/7264 ,  A61B5/0452 ,  A61B5/117 ,  A61B5/6898 ,  G06F21/32 ,  G06K2009/00939

Abstract: 심전도신호를이용한인증장치및 방법이개시된다. 일실시예에따른인증장치는사용자의심전도신호가입력되는복수의입력노드와연결되는가중치집합을공유하는복수의은닉노드로부터특징값을추출하는뉴럴네트워크(neural network)를적어도일시적으로구현하는적어도하나의프로세서와상기심전도신호및 상기계산된특징값을상기사용자와매칭하여등록하는메모리를포함할수 있다.

Abstract translation: 公开了一种使用心电图信号的认证装置和方法。 认证，根据一个实施例的装置具有至少实现用于从多个共享组权重与多个输入节点相关联的隐藏节点的提取特征值的神经网络（神经网络）时，ECG信号的用户输入时，至少暂时 以及用于与用户匹配和注册ECG信号和计算出的特征值的存储器。

公开(公告)号：KR1020160074233A

公开(公告)日：2016-06-28

申请号：KR1020140183301

申请日：2014-12-18

Applicant: 삼성전자주식회사

Inventor： 안성수 ,  이석근 ,  윤용상

IPC: G06F1/16

CPC classification number: G06F1/1637 ,  G06F1/1686 ,  H04M1/0264 ,  G06F1/1684

Abstract: 본발명의일 실시예에따른전자장치는, 적어도하나의제1 삽입부를가지는디스플레이모듈; 상기디스플레이모듈과전기적으로연결되며, 상기제1 삽입부의적어도일부에중첩되는제2 삽입부를가지는, 인쇄회로기판(Printed Circuit Board); 및상기제1 삽입부및 상기제2 삽입부에적어도일부가삽입되는, 적어도하나의기능모듈;을포함할수 있다.

Abstract translation: 根据本发明的实施例，电子设备包括：具有至少一个第一插入单元的显示模块; 电连接到显示模块并且具有与第一插入单元的至少一部分重叠的第二插入单元的印刷电路板; 以及至少一个功能模块，其至少一部分插入到第一和第二插入单元中。 本发明提供了一种电子设备，当电子设备中包括显示模块和功能模块时，能够减小电子设备的尺寸和厚度。

公开(公告)号：KR1020010027045A

公开(公告)日：2001-04-06

申请号：KR1019990038605

申请日：1999-09-10

Applicant: 삼성전자주식회사

Inventor： 안성수

IPC: H01L21/283

Abstract: PURPOSE: A method for manufacturing a metal layer of a semiconductor device is provided to improve a step coverage by sputtering metal while making a semiconductor substrate maintain a low temperature. CONSTITUTION: After an insulating layer is formed on a semiconductor substrate(21) having a lower metal layer, a contact hole is formed by patterning the insulating layer until the lower metal layer is exposed. A metal layer is deposited on the insulating layer while making the semiconductor substrate maintain a low temperature. A reflow process is performed to make the deposited metal layer completely buried in the contact hole.

Abstract translation: 目的：提供一种用于制造半导体器件的金属层的方法，以在使半导体衬底保持低温的同时通过溅射金属来改善台阶覆盖。 构成：在具有下金属层的半导体基板（21）上形成绝缘层之后，通过图案化绝缘层形成接触孔，直到下部金属层露出为止。 在使半导体基板保持低温的同时，在绝缘层上沉积金属层。 进行回流处理以使沉积的金属层完全埋入接触孔中。