고용량 커패시터를 이용한 메모리 백업장치
    11.
    发明授权
    고용량 커패시터를 이용한 메모리 백업장치 失效
    使用高容量的电容器的存储器备份设备

    公开(公告)号:KR100186227B1

    公开(公告)日:1999-04-15

    申请号:KR1019950049340

    申请日:1995-12-13

    Inventor: 한동호 박재민

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    메모리 백업장치
    2. 발명이 해결하려고 하는 기술적 과제
    주전원 차단시 메모리의 데이타를 그대로 보존하고, 주전원 공급시 메모리의 정상적인 동작을 온전히 수행하기 해주는 메모리 백업장치를 제공한다.
    3. 발명의 해결방법의 요지
    본 발명은 메모리의 주전원이 차단되어 백업전원이 공급되는 때에 풀업된 백업전원을 칩선택단에 항상 인가하여 메모리의 데이타가 그대로 보존한다. 또한 본 발명은 주전원 공급시 메모리에 인가되는 전원의 드롭을 감소시켜 메모리의 정상적인 동작에 별 영향을 끼치지 않게 한다.
    4. 발명의 중요한 용도
    메모리 백업장치

    디지털 위상 동기 장치에서 홀드오버 제어 회로
    12.
    发明公开
    디지털 위상 동기 장치에서 홀드오버 제어 회로 无效
    数字锁相环中的保持控制电路

    公开(公告)号:KR1019990056135A

    公开(公告)日:1999-07-15

    申请号:KR1019970076113

    申请日:1997-12-29

    Inventor: 한동호

    Abstract: 가. 청구범위에 기재된 발명이 속하는 기술분야
    홀드오버 제어 회로
    나. 발명이 해결하려고 하는 기술적 과제
    디지털 위상 동기 장치에서 홀드오버를 제어하는 회로를 제공한다.
    다. 발명의 해결 방법의 요지
    위상 동기 장치에서 클럭의 에러를 확인한 후 포트를 지정하여 정상 클럭으로 기준 클럭을 변경하기 전에 라킹시킨 후에 다시 홀드오버의 포트를 지정하여 정상 모드로 변경하여 동작한다.
    라. 발명의 중요한 용도
    디지털 위상 동기 회로를 사용할 때 홀드오버를 제어하는 과정에서 기준 클럭 변경시 위상 슬립의 발생을 방지할 수 있다.

    메모리 제어 장치 및 방법
    13.
    发明公开
    메모리 제어 장치 및 방법 无效
    存储器控制装置和方法

    公开(公告)号:KR1019970056628A

    公开(公告)日:1997-07-31

    申请号:KR1019950047953

    申请日:1995-12-08

    Inventor: 고영훈 한동호

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    사설교환기의 메모리를 제어하기 위한 장치 및 방법에 관한 것이다.
    2. 발명이 해결하려고 하는 기술적 과제
    사설교환기에서 저장매체의 엑세스 시간을 줄일 수 있으며, 부피가 더욱 작은 플래쉬메모리로 대체하여 플래쉬메모리를 제어하는 장치 및 방법을 제공한다.
    3. 발명의 해결 방법이 요지
    마이크로프로세서에 직접 메모리 엑세스 제어부 및 메모리 제어부가 접속되며, 상기 메모리 제어부가 부피가 적은 메모리가 접속된 사설교환시스템에서 프로그램 및 데이타를 관리하는 방법은 상기 마이크로프로세서에서 상기 메모리 제어부를 통해 상기 메모리의 위치정보인 해당 주소 및 저장/읽기/지움 명령신호를 출력한 후 상기 메모리는 저장/읽기/지움 모드가 되는 과정과, 상기 프레쉬 메모리가 저장모드가 된 후 상기 직접 메모리 엑세스 제어부는 상기 마이크로프로세서에서 또 다른 메모리에 저장될 데이타 위치 정보 및 엑세스 제어신호를 입력할 시 상기 메모리에 데이타가 저장되는 과정과, 상기 메모리가 읽기모드가 된 후 상기 직접 메모리 엑세스 제어부는 상기 마이크로프로세서에서 상기 메모리의 데이타를 저장할 또 다른 메모리에 저장 위치 정보 및 상기 액세스 제어신호를 입력할 시 상기 메모리 제어부를 제어하는 과정과, 상기 메모리가 지움모드가 된 후 상기 마이크로프로세서에 의해 상기 메모리의 지움동작이 수행되는 과정과, 상기 메모리 제어부는 상기 직접 메모리 엑세스 제어부의 제어를 받아 상기 해당 주소에 상기 저장/읽기/지움동작을 수행할 시 제어를 알리는 선택신호, 저장을 위한 저장신호/읽기를 위한 읽기신호/지움을 위한 지움신호, 저장/읽기/지움을 위한 정보인 주소신호, 동작 수행 정보인 명령신호에 의거하여 저장하는 과정과, 상기 메모리 제어부가 읽기 모드시 상기 메모리에서 읽은 데이타를 상기 직접 메모리 엑세스 제어부에 의해 다른 메모리에 저장되는 과정과, 상기 메모리는 동작을 수행한 후 동작완료인터럽트를 상기 메모리 제어부에 전송할 상기 메모리 제어부는 상기 동작완료인터럽트를 입력하여 상기 마이크로프로세서로 전송하는 과정으로 이루어진다.
    또한 부피가 더 작은 메모리를 사용하는 시스템에서 상기 메모리를 제어하는 장치는 상기 시스템의 전반적인 제어동작을 수행하며, 상기 메모리의 동작위치 정보 및 저장/읽기/지움의 동작모드를 설저아는 마이크로프로세서와, 상기 마이크로프로세서의 수행신호를 입력하여 제어신호를 발생하며, 상기 수행신호에 의거하여 저장데이타를 또 다른 메모리에서 읽어와 출력하며, 익은 데이타를 또 다른 메모리로 전송하는 직접 메모리 액세스제어부와, 상기 마이크로프로세서의 동작위치 정보를 저장하며, 사기 저장/읽기/지움 모드로 설정되며, 상기 직접 메모리 액세스 제어부의 제어신호에 의거하여 상기 위치정보에 따라/저장/읽기를 수행하는 메모리 제어부로 구성한다.
    4. 발명의 중요한 용도
    사설교환기에서 저장 매체를 부피가 적은 플래쉬 메모리를 사용하는데 있어 이를 제어하기 위해 구현한다.

Patent Agency Ranking