公开(公告)号：KR100498906B1

公开(公告)日：2005-09-16

申请号：KR1019970076084

申请日：1997-12-29

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H04Q3/54

Abstract: 교환기시스템에서 이중화된 제어모듈간에 스위칭을 제어하는 회로에 관한 것으로, 특히, 교환기시스템에서 미리 정해진 레벨을 갖는 사이드 정보를 이용하여 이중화된 제어모듈간에 스위칭을 안정되게 제어할 수 있는 스위칭 제어회로를 제공한다. 이러한 본 발명은, 이중화된 두개의 제어모듈간에 스위칭을 제어하는 스위칭 제어회로에 있어서, 하이레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 반전하여 리셋 입력으로 하는 제1 D플립플롭과, 로우레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 리셋 입력으로 하는 제2 D플립플롭과, 상기 제1 D플립플롭의 데이터출력을 리셋 입력으로 받고, 상기 제2 D플립플롭의 데이터출력을 세트 입력으로 받는 RS래치 회로를 구현하여, 상기 이중화된 제어모듈이 액티브 상태에서 스탠바이 상태로 넘어가는 경우 발생하는 신호가 상기 제1 및 제2 D플립플롭의 D입력단으로 인가되어 D래치된 데이터가 상기 RS래치 회로에 입력되어 래치된 후 출력되어 이중화되는 제어모듈로 각각 출력되도록 하는 스위칭 제어회로를 특징으로 한다.

公开(公告)号：KR100201813B1

公开(公告)日：1999-06-15

申请号：KR1019960058948

申请日：1996-11-28

Applicant: 삼성전자주식회사

Inventor： 한동호 ,  박재민

IPC: H04Q3/10

Abstract: 본원 발명은 플래쉬형의 EEPROM 등의 불휘발성 기억장치에 있어서 한계치전압의 제한을 완화하여, 예를 들면 3V 정도의 저전압동작을 가능하게 하는 동시에, 불휘발성 기억장치의 고집적화를 도모한다.
데이터선(38), (39)의 출력단자와 접지단자와의 사이에 플로팅게이트(14)와 콘트롤게이트(17)를 적층하여 형성한 복수의 불휘발성 기억소자(4)를 소스ㆍ드레인영역(22)를 통해 직렬로 접속하고, 다시 콘트롤게이트(17)의 상면에 게이트절연막(31)을 통해 채널형성영역(33)을 형성하고, 또한 채널형성영역(33)의 양측과 불휘발성 기억소자의 소스ㆍ드레인영역(22)에 접속하여 이루어지는 박막트랜지스터용의 소스ㆍ드레인영역(34)을 형성한다.

公开(公告)号：KR1019990084388A

公开(公告)日：1999-12-06

申请号：KR1019980016107

申请日：1998-05-06

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H03K17/20

Abstract: 원칩 마이크로프로세서가 갖는 두 개의 리셋입력단자를 각각 제어하는 리셋회로로직에 관한 것이다. 상기 리셋회로로직은 출력단자가 상기 원칩 마이크로프로세서의 상기 제 1리셋입력단자에 연결되며 파워-온 상태를 검출하여 제 1리셋신호를 발생하는 파워-온 리셋회로와, 입력단자가 리셋-버튼에 직접 연결되어 상기 리셋-버튼이 눌려질 때 제 2리셋신호를 발생하고, 출력단자가 상기 원칩 마이크로프로세서의 제 2리셋입력단자에 연결된 수동리셋회로로 구성됨을 특징으로 한다.

公开(公告)号：KR1019980039832A

公开(公告)日：1998-08-17

申请号：KR1019960058948

申请日：1996-11-28

Applicant: 삼성전자주식회사

Inventor： 한동호 ,  박재민

IPC: H04Q3/10

Abstract: 가. 청구범위에 기재된 발명이 속하는 기술분야
이중화된 제어부를 가지는 교환기시스템
나. 발명이 해결하려고 하는 기술적 과제
교환기시스템에서 이중화된 제어부를 절체시 라인카드로 안정된 신호를 공급한다.
다. 발명의 해결 방법의 요지
소정 프레임동기신호를 상기 이중화된 제어부로 공급되는 클럭에 응답하여 동기시켜 출력하는 제1동기화부와, 상기 이중화된 제어부를 절체하는 절체신호를 입력되면 상기 제1동기화부에서 출력되는 프레임동기신호를 인가받아 상기 프레임동기신호에 응답하여 상기 절체신호를 출력하는 제2동기화부로 구성한다.
라. 발명의 중요한 용도
교환기시스템에서 절체신호를 프레임동기신호와 클럭으로 동기시켜 통화로를 안정되게 유지할 수 있다.

公开(公告)号：KR100506225B1

公开(公告)日：2005-10-24

申请号：KR1019980016107

申请日：1998-05-06

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H03K17/20

Abstract: 원칩 마이크로프로세서가 갖는 두 개의 리셋입력단자를 각각 제어하는 리셋회로로직에 관한 것이다. 상기 리셋회로로직은 출력단자가 상기 원칩 마이크로프로세서의 상기 제 1리셋입력단자에 연결되며 파워-온 상태를 검출하여 제 1리셋신호를 발생하는 파워-온 리셋회로와, 입력단자가 리셋-버튼에 직접 연결되어 상기 리셋-버튼이 눌려질 때 제 2리셋신호를 발생하고, 출력단자가 상기 원칩 마이크로프로세서의 제 2리셋입력단자에 연결된 수동리셋회로로 구성됨을 특징으로 한다.

公开(公告)号：KR100273044B1

公开(公告)日：2000-12-01

申请号：KR1019980034032

申请日：1998-08-21

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H03K17/22

Abstract: 본 발명은 리셋 감지 회로에 관한 것으로, 특히 전원이 온됨에 따라 리셋되는 것을 감지하는 회로에 관한 것이다. 이러한 본 발명은 입력단자를 접지시키고, 리셋 상태 인에이블 신호를 클럭단자로 인가하고, 전원 온 리셋신호를 프리셋단자로 인가하고, 리셋 상태에 대응되는 값을 출력단자로 출력하는 플립플롭으로 구현된다. 따라서, 본 발명은 시스템에서 전원이 온되어 리셋되는 상태를 정확하게 파악할 수 있다.

公开(公告)号：KR1020000014548A

公开(公告)日：2000-03-15

申请号：KR1019980034032

申请日：1998-08-21

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H03K17/22

Abstract: PURPOSE: A circuit for sensing power on reset is provided to exactly sense the state that a private exchanging system is reset according to on of the power. CONSTITUTION: A circuit for sensing power on reset is realized with a flip flop(100). The flip flop(100) has a grounded input port, receives an enable signal of reset state through a clock port, receives power on reset signal corresponding to a on state of the power through a preset port, and outputs a value of reset state showing reset by power on through an output port.

Abstract translation: 目的：提供用于感测上电复位的电路，以精确地检测根据功率重置私人交换系统的状态。 构成：用触发器（100）实现用于感测上电复位的电路。 触发器（100）具有接地输入端口，通过时钟端口接收复位状态的使能信号，通过预设端口接收对应于电源接通状态的上电复位信号，并输出显示 通过输出端口打开电源进行复位。

公开(公告)号：KR1019990056106A

公开(公告)日：1999-07-15

申请号：KR1019970076084

申请日：1997-12-29

Applicant: 삼성전자주식회사

Inventor： 한동호

IPC: H04Q3/54

Abstract: 교환기시스템에서 이중화된 제어모듈간에 스위칭을 제어하는 회로에 관한 것으로, 특히, 교환기시스템에서 미리 정해진 레벨을 갖는 사이드 정보를 이용하여 이중화된 제어모듈간에 스위칭을 안정되게 제어할 수 있는 스위칭 제어회로를 제공한다. 이러한 본 발명은, 이중화된 두개의 제어모듈간에 스위칭을 제어하는 스위칭 제어회로에 있어서, 하이레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 반전하여 리셋 입력으로 하는 제1 D플립플롭과, 로우레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 리셋 입력으로 하는 제2 D플립플롭과, 상기 제1 D플립플롭의 데이터출력을 리셋 입력으로 받고, 상기 제2 D플립플롭의 데이터출력을 세트 입력으로 받는 RS래치 회로를 구현하여, 상기 이중화된 제어모듈이 액티브 상태에서 스탠바이 상태로 넘어가는 경우 발생하는 신호가 상기 제1 및 제2 D플립플롭의 D입력단으로 인가되어 D래치된 데이터가 상기 RS래치 회로에 입력되어 래치된 후 출력되어 이중화되는 제어모듈로 각각 출력되도록 하는 스위칭 제어회로를 특징으로 한다.

公开(公告)号：KR1019980039841A

公开(公告)日：1998-08-17

申请号：KR1019960058958

申请日：1996-11-28

Applicant: 삼성전자주식회사

Inventor： 박연춘 ,  한동호

IPC: H04Q3/00

Abstract: 가. 청구범위에 기재된 발명이 속하는 기술분야
사설교환기시스템
나. 발명이 해결하려고 하는 기술적 과제
사설교환기시스템으로 공급되는 클럭이 절체 또는 절단되는 순간과 다시 클럭이 공급되는 순간에 형성되어 있던 통화로가 끊기는 현상을 방지한다.
다. 발명의 해결 방법의 요지
인가되는 클럭을 선택하여 출력하는 클럭선택부와, 상기 클럭선택부에서 출력되는 클럭을 인가받아 안정된 클럭을 생성하여 출력하는 안정화부와, 상기 안정화부에서 출력되는 신호를 입력받아 동기화하는 동기화부로 구성된다.
라. 발명의 중요한 용도
사설교환기시스템으로 안정된 클럭을 공급하여 통화중에 통화로 차단되는 것을 방지할 수 있다.

公开(公告)号：KR1019970051202A

公开(公告)日：1997-07-29

申请号：KR1019950049340

申请日：1995-12-13

Applicant: 삼성전자주식회사

Inventor： 한동호 ,  박재민

IPC: G11C11/407 ,  G11C14/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
메모리 백업장치.
2. 발명이 해결하려고 하는 기술적 과제
주전원 차단시 메모리의 데이타를 그대로 보존하고, 주전원 공급시 메모리의 정상적인 동작을 온전히 수행하게 해주는 메모리 백업장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 메모리의 주전원이 차단되어 백업전원이 공급되는 때에 풀업된 백업전원을 칩선택에 항상 인가하여 메모리의 데이타가 그대로 보존한다. 또한 본 발명은 주전원 메모리에 인가되는 전원의 드롭을 감소시켜 메모리의 정상적인 동작에 별 영향을 끼치지 않게 한다.
4. 발명의 중요한 용도
메모리 백업장치.