-
公开(公告)号：KR1020090084209A
公开(公告)日：2009-08-05
申请号：KR1020080010253
申请日：2008-01-31
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0646
Abstract: A memory device, a memory card system, and a card recognition method thereof are provided to recognize the memory card in normal data transmission mode by connecting a plurality of memory cards in cascade or chain structure. A plurality of memory cards(100,200,300,400) is connected to bus lines(11,12,13,14) in the chain structure. The bus lines are one channel. A host(500) commands the nearest memory card to transmit the CID(Card Identification Number). The host assigns the RCA(Relative Card Address) to the memory card in the next command. The host successively recognizes the memory cards through the repetition of the process described above.
Abstract translation: 提供存储器件，存储卡系统及其卡识别方法，以通过以级联或链结构连接多个存储卡来以正常数据传输模式识别存储卡。 多个存储卡（100,200,300,400）连接到链结构中的总线（11,12,13,14）。 总线是一个通道。 主机（500）命令最近的存储卡来发送CID（卡片识别号码）。 主机在下一个命令中将RCA（相对卡地址）分配给存储卡。 主机通过重复上述过程连续识别存储卡。
-
Patent Agency Ranking
公开(公告)号：KR100845529B1
公开(公告)日：2008-07-10
申请号：KR1020070000732
申请日：2007-01-03
Applicant: 삼성전자주식회사
CPC classification number: H03M13/2945 , G06F11/1072 , H03M13/09 , H03M13/136 , H03M13/1505 , H03M13/1515 , H03M13/152 , H03M13/19 , H03M13/29 , H03M13/2906
Abstract: 여기에는 M-비트 데이터(M은 2 또는 그 보다 큰 양의 정수)를 저장하는 플래시 메모리 장치의 이씨씨 제어기가 제공되며, 이씨씨 제어기는 제 1 에러 정정 방식에 따라 상기 플래시 메모리 장치에 저장될 프로그램 데이터로부터 제 1 ECC 데이터를 생성하도록 구성된 제 1 ECC 블록과; 그리고 제 2 에러 정정 방식에 따라 상기 제 1 ECC 블록으로부터 출력되는 제 1 ECC 데이터 및 상기 프로그램 데이터로부터 제 2 ECC 데이터를 생성하도록 구성된 제 2 ECC 블록을 포함하며, 상기 프로그램 데이터, 상기 제 1 ECC 데이터, 그리고 상기 제 2 ECC 데이터는 상기 플래시 메모리 장치에 저장된다.
-
公开(公告)号：KR1020080064029A
公开(公告)日：2008-07-08
申请号：KR1020070000732
申请日：2007-01-03
Applicant: 삼성전자주식회사
CPC classification number: H03M13/2945 , G06F11/1072 , H03M13/09 , H03M13/136 , H03M13/1505 , H03M13/1515 , H03M13/152 , H03M13/19 , H03M13/29 , H03M13/2906 , G11C29/42
Abstract: An ECC(Error Correction Code) controller of a flash memory device and a memory system including the same are provided to improve reliability of multi-bit data read out from the flash memory device. According to an ECC(Error Correction Code) controller of a flash memory device(100) storing M-bit data, a first ECC block(242) generates first ECC data from program data to be stored in the flash memory device according to a first error correction scheme. A second ECC block(244) generates second ECC data from the program data and the first ECC data outputted from the first ECC block according to a second error correction scheme. The program data, the first ECC data and the second ECC data are stored in the flash memory device.
Abstract translation: 提供闪速存储器件的ECC（纠错码）控制器和包括其的存储器系统以提高从闪速存储器件读出的多位数据的可靠性。 根据存储M位数据的闪速存储器件（100）的ECC（纠错码）控制器，第一ECC块（242）根据第一个ECC块从程序数据生成要存储在闪存器件中的第一ECC数据 纠错方案 第二ECC块（244）根据第二纠错方案从节目数据和从第一ECC块输出的第一ECC数据产生第二ECC数据。 节目数据，第一ECC数据和第二ECC数据被存储在闪存设备中。
-
公开(公告)号：KR1020070046494A
公开(公告)日：2007-05-03
申请号：KR1020050103268
申请日：2005-10-31
Applicant: 삼성전자주식회사
Abstract: 본 발명에서는 저 전력 동작 모드를 구비하는 하드 디스크 드라이버 및 그 동작 속도 제어 방법이 개시된다. 본 발명에 따른 하드 디스크 드라이버는 인터페이스부, 속도 감지부, 컨트롤러 및 속도 조절부를 구비하는 것을 특징으로 한다. 상기 인터페이스부는 호스트와 하드 디스크 드라이버 간의 신호 전송을 담당한다. 상기 속도 감지부는 호스트와 인터페이스부 간의 데이터 전송 속도에 상응하는 데이터 전송 모드를 감지하여 상기 데이터 전송 모드가 정규의 전송 모드에서 저 속도 전송 모드로 전환되는 경우에 저 속도 감지 신호를 출력한다. 상기 컨트롤러는 상기 저 속도 감지 신호를 입력받아 상기 하드 디스크 드라이버의 동작 속도를 제어하는 동작 속도 제어 신호를 출력한다. 상기 속도 조절부는 상기 동작 속도 제어 신호를 입력받아 상기 하드 디스크 드라이버의 동작 속도 모드를 정규의 동작 모드에서 저 전력 동작 모드로 전환한다.
하드 디스크, 전력 소모, 전송 속도, 동작 속도-
公开(公告)号：KR100606577B1
公开(公告)日：2006-07-28
申请号：KR1020040059815
申请日：2004-07-29
Applicant: 삼성전자주식회사
CPC classification number: G06F13/385 , Y02D10/14 , Y02D10/151
Abstract: 임의로 데이터 전송속도를 조절할 수 있는 직렬 ATA(Serial ATA; SATA) 인터페이스 데이터 전송속도 조절장치 및 그 방법이 개시된다. SATA 데이터 전송속도 조절방법은 호스트와 디바이스 사이에 사용 가능한 복수의 데이터 전송속도들 중 하나를 제1 데이터 전송속도로 설정하는 단계, 설정된 상태에서 데이터 전송속도 변경명령을 수신하는 단계 및 수신된 변경명령에 응답하여 대응하는 데이터 전송속도로 제1 데이터 전송속도를 제2 데이터 전송속도로 변경하는 단계를 포함한다. 또한, SATA 데이터 전송장치는 인터페이스 사용 가능한 복수의 데이터 전송속도에 응답하여 대응하는 클록신호를 발생하는 클록발생부, 클록신호에 응답하여 데이터를 송신라인을 통하여 전송하는 송신부, 클록신호에 응답하여 데이터를 수신라인을 통하여 수신하는 수신부, 복수의 데이터 전송속도들 중 하나를 설정하여 클록발생부를 제어하고 설정된 상태에서 데이터 전송속도 변경명령이 수신되면 수신된 변경명령에 응답하여 클록발생부를 제어하여 송신부 및 수신부의 전송속도를 조절하는 인터페이스 제어부를 포함한다.
Abstract translation: 串行ATA可调的任选数据传输速率;（串行ATA SATA）接口时，数据传输速率控制装置和方法中公开。 SATA数据传输速率控制方法包括：设定多个以第一数据传输速率在主机和设备之间的可用数据速率中的一个，所述方法包括：从预定条件接收数据传输速度改变命令和接收到改变命令 对应于一个响应的数据传输速率包括：改变所述第一数据传输速率的第二数据传输率的步骤。 此外，SATA数据传送装置响应于所述传送，时钟信号以响应于所述时钟发生器发送数据，用于通过发送线路数据生成响应相应的时钟信号到多个数据率的可用接口的时钟信号 并受设置的接收单元，多个通过接收线和时钟生成部接收的数据率中的一个控制响应于改变在集合状态命令的数据速率接收到的变更指示，当接收时钟产生单元控制发射器和 以及用于调整接收单元的传输速度的接口控制单元。
-
公开(公告)号：KR1020040052412A
公开(公告)日：2004-06-23
申请号：KR1020020080614
申请日：2002-12-17
Applicant: 삼성전자주식회사
Inventor： 홍시훈
IPC: G06F1/00
CPC classification number: G06F3/0653 , G06F3/0605 , G06F3/0679 , G06F3/14 , G06F13/385
Abstract: PURPOSE: A folded USB(Universal Serial Bus) flash memory device providing a memory storing capacity is provided to confirm the data storing information, a current time, and a data storing time through an LCD window without connecting the USB flash memory device to a host platform, and efficiently use space by folding a folding part of the USB flash memory device. CONSTITUTION: A flash memory module(240) includes at least more than one flash memory. A USB controller(220) controls the read/write of the data to the flash memory module. A display controller(250) stores the memory storing capacity of the flash memory module to a usage display register. A display window(260) displays a value of the usage display register. A power supply(270) supplies power to the USB flash memory device(200).
Abstract translation: 目的：提供提供存储器存储容量的折叠式USB（通用串行总线）闪存设备，用于通过LCD窗口确认数据存储信息，当前时间和数据存储时间，而无需将USB闪存设备连接到主机 平台，并且通过折叠USB闪存设备的折叠部分来有效地使用空间。 构成：闪存模块（240）至少包括一个以上的闪存。 USB控制器（220）控制对闪存模块的数据的读/写。 显示控制器（250）将闪存模块的存储器存储容量存储到使用显示寄存器。 显示窗口（260）显示使用显示寄存器的值。 电源（270）向USB闪存设备（200）供电。
-
-
-
-
-
Search Results
16
records
(took 0.021 seconds)
