-
公开(公告)号：KR100877610B1
公开(公告)日：2009-01-09
申请号：KR1020070006961
申请日：2007-01-23
Applicant: 삼성전자주식회사
CPC classification number: G11C16/102 , G11C8/06 , G11C16/105
Abstract: 비휘발성 메모리 시스템이 개시된다. 상기 비휘발성 메모리 시스템은 컨트롤러, 제1페이지와 제2페이지를 포함하는 비휘발성 메모리, 상기 컨트롤러의 제어하에 상기 제1페이지에 프로그램될 제i번째 페이지 데이터를 로딩하기 위한 페이지 버퍼, 및 상기 컨트롤러의 제어하에 상기 제1페이지에 프로그램된 첫 번째 페이지 데이터부터 제 (i-1)번째 페이지 데이터까지 백업하기 위한 백업 버퍼를 구비한다. 상기 컨트롤러는 상기 제1페이지에 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터의 프로그래밍을 시도하고, 상기 제i번째 페이지 데이터의 프로그래밍이 실패한 경우 상기 백업 버퍼에 백업된 상기 첫 번째 페이지 데이터부터 상기 제 (i-1)번째 페이지 데이터까지 상기 제2페이지에 프로그래밍한 후 상기 페이지 버퍼에 로딩된 상기 제i번째 페이지 데이터를 상기 제2페이지에 프로그래밍하는 것을 제어한다.
페이지, 페이지 버퍼, 플레쉬 EEPROM-
2.发明公开
公开(公告)号：KR1020050026672A
公开(公告)日：2005-03-15
申请号：KR1020030063407
申请日：2003-09-09
Applicant: 삼성전자주식회사
Inventor： 홍시훈
IPC: G11B20/10
CPC classification number: G11B27/36 , G01R31/318314 , G06F3/0601 , G06F2003/0692 , G11B2220/20
Abstract: A disc interface device, and a disc interface system and method adopting the same device are provided to test a high speed digital circuit by using a general low-priced test equipment by operating a digital block at a real operating speed. The device comprises a test block(221), a physical layer unit(223), a mux(225) and a digital block(227). The test block(221) encodes test instruction input data in response to the second logic state of a test enable signal, generates a test bench as digital receiving data, decodes digital transmitting data inputted as a test result, and does not output the test bench or debugging data in the first logic state of the test enable signal. The physical layer unit(223) outputs physical layer data as digital receiving data by converting a computer output signal, and generates a computer input signal by converting the digital transmitting data. The mux(225) outputs the digital receiving data by selecting one between the test bench and the physical layer data in response to a logic state of the test enable signal. The digital block(227) outputs interface output data by processing the digital receiving data, and generates and outputs the digital transmitting data in response to the digital receiving data or the interface input data.
Abstract translation: 提供了一种光盘接口装置，以及采用相同装置的光盘接口系统和方法，以通过以实际操作速度操作数字模块，通过使用一般的低价测试设备来测试高速数字电路。 该设备包括测试块（221），物理层单元（223），复用器（225）和数字块（227）。 测试块（221）响应于测试使能信号的第二逻辑状态对测试指令输入数据进行编码，产生作为数字接收数据的测试台，对作为测试结果输入的数字发送数据进行解码，并且不输出测试台 或者在测试使能信号的第一逻辑状态下调试数据。 物理层单元（223）通过转换计算机输出信号输出物理层数据作为数字接收数据，并通过转换数字发送数据产生计算机输入信号。 多路复用器（225）响应于测试使能信号的逻辑状态，选择测试台和物理层数据之间的数字接收数据。 数字块（227）通过处理数字接收数据输出接口输出数据，并响应于数字接收数据或接口输入数据产生并输出数字发送数据。
-
公开(公告)号：KR100560645B1
公开(公告)日：2006-03-16
申请号：KR1020020080614
申请日：2002-12-17
Applicant: 삼성전자주식회사
Inventor： 홍시훈
IPC: G06F1/00
CPC classification number: G06F3/0653 , G06F3/0605 , G06F3/0679 , G06F3/14 , G06F13/385
Abstract: 메모리 사용 정보를 표시할 수 있는 USB 플래시 메모리 장치가 개시된다. 본 발명의 USB 플래시 메모리 장치는 적어도 하나 이상의 플래시 메모리를 포함하는 플래시 메모리 모듈과, 플래시 메모리 모듈로의 데이터 저장 및 데이터 독출을 제어하는 USB 컨트롤러와, 플래시 메모리 모듈의 메모리 저장 용량을 사용량 표시 레지스터에 저장하는 디스플레이 컨트롤러와, 사용량 표시 레지스터 값을 디스플레이하는 디스플레이 창과, 그리고 USB 플래시 메모리 장치 자체의 전원을 공급하는 전원 장치를 포함한다. 본 발명에 의하면, USB 플래시 메모리 장치를 호스트 플랫폼에 연결시키지 않더라도 디스플레이 창을 통하여 USB 플래시 메모리 장치의 데이터 저장 정보와 현재 시간, 데이터 저장 시간 등의 부가 정보를 확인할 수 있다.
USB 플래시 메모리 장치, LCD 표시창, 전원 장치-
4.发明授权실제 동작 속도의 테스트 벤치를 생성하는 디스크인터페이스 장치, 및 이를 구비한 디스크 인터페이스시스템, 및 그 방법 失效产生实时测试台的光盘接口装置，具有该光盘接口系统的光盘接口系统及其方法
公开(公告)号：KR100518596B1
公开(公告)日：2005-10-04
申请号：KR1020030063407
申请日：2003-09-09
Applicant: 삼성전자주식회사
Inventor： 홍시훈
IPC: G11B20/10
CPC classification number: G11B27/36 , G01R31/318314 , G06F3/0601 , G06F2003/0692 , G11B2220/20
Abstract: 실제 동작 속도의 테스트 벤치를 생성하는 디스크 인터페이스 장치, 및 이를 구비한 디스크 인터페이스 시스템, 및 그 방법이 개시된다. 상기 디스크 인터페이스 시스템에서, 디스크 인터페이스 장치는 테스트를 위한 최소한의 테스트 명령어 정보를 일반적인 테스트 장비의 동작 속도와 같이 충분히 느린 속도로 입력받아 실제 동작 속도의 테스트 벤치를 자동으로 발생시킨다. 따라서, 충분히 느린 속도로 테스트 명령어 정보와 디버깅 데이터가 입출력되지만, 디스크 인터페이스 장치의 디지털 블록은 실제 동작 속도로 동작시킬 수 있으므로, 일반적인 저가의 테스트 장비로 고속 동작 디지털 회로를 테스트 할 수 있는 효과가 있다.
-
公开(公告)号：KR101412524B1
公开(公告)日：2014-06-25
申请号：KR1020080010253
申请日：2008-01-31
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0646
Abstract: 본 발명에 따른 복수의 메모리 카드들을 갖는 메모리 카드 시스템의 카드 인식 방법은: 디폴트 상대 카드 어드레스 값을 변경하도록 하는 명령을 전송받는 단계; 및 상기 전송된 명령이 수용 가능한 지 판별되면, 상기 디폴트 상대 카드 어드레스 값을 변경하는 단계를 포함한다.
메모리 카드, 인식, 체인, RCA-
Patent Agency Ranking
公开(公告)号：KR100785925B1
公开(公告)日：2007-12-17
申请号：KR1020060123340
申请日：2006-12-06
Applicant: 삼성전자주식회사
IPC: G11C16/04
CPC classification number: G11C11/5628 , G11C7/1006 , G11C11/5642 , G11C16/10 , G11C2211/5641
Abstract: A multi-level cell memory device using TCM(Trellis Coded Modulation) is provided to reduce bit error rate in write operation of a multi-level cell memory and to increase the number of bits stored in one memory sell, by using a module coupling encoding and signal mapping in writing data to the multi-level cell memory. A multi-level cell memory device stores data, and includes an MLC memory cell(240), an outer encoder(210) and a TCM modulator(220). The outer encoder generates outer encoded bit stream by encoding the data through a first encoding method. The TCM modulator writes the data into the MLC memory cell by applying a program pulse to the MLC memory cell. The program pulse is generated by modulating the outer encoded bit stream.
Abstract translation: 提供使用TCM（网格编码调制）的多级单元存储器件，以减少多级单元存储器的写入操作中的误码率，并通过使用模块耦合编码来增加存储在一个存储器中的位数 以及向多级单元存储器写入数据的信号映射。 多级单元存储装置存储数据，并且包括MLC存储单元（240），外编码器（210）和TCM调制器（220）。 外部编码器通过第一编码方法对数据进行编码来生成外部编码比特流。 TCM调制器通过向MLC存储单元施加编程脉冲将数据写入MLC存储单元。 通过调制外部编码比特流来产生编程脉冲。
-
-
公开(公告)号：KR1020080069353A
公开(公告)日：2008-07-28
申请号：KR1020070006961
申请日：2007-01-23
Applicant: 삼성전자주식회사
CPC classification number: G11C16/102 , G11C8/06 , G11C16/105
Abstract: A method and a device for storing page data are provided to reduce a programming time needed for receiving/programming again all page data from first page data to previous page data when programming the current page data is failed, and improve efficiency of an operation for programming the page data. A non-volatile memory(30) includes first and second pages(33,37). A page buffer(50) loads current page data output from a flash card controller(120) and to be programmed to the first page of the non-volatile memory. A backup buffer(60) backs up the program data from the first page data to the previous page data programmed in the first page of the non-volatile memory under control of the flash card controller. The size of the backup buffer is a multiple of the size of the page buffer. The first and second pages respectively include a plurality of cells for storing a plurality of logical values. The current data loaded on the page buffer after programming the page data from the first page data to the previous page data backed up to the backup buffer is programmed to the second page under the control of the flash card controller.
Abstract translation: 提供了一种用于存储页面数据的方法和设备，用于当编程当前页面数据失败时，减少从第一页数据到前一页数据的所有页面数据的接收/编程所需的编程时间，并提高编程操作的效率 页面数据。 非易失性存储器（30）包括第一和第二页面（33,37）。 页面缓冲器（50）加载从闪存卡控制器（120）输出的当前页面数据并将其编程到非易失性存储器的第一页。 在闪存卡控制器的控制下，备份缓冲器（60）将程序数据从第一页数据备份到在非易失性存储器的第一页中编程的先前页数据。 备份缓冲区的大小是页面缓冲区大小的倍数。 第一和第二页分别包括用于存储多个逻辑值的多个单元。 将页面数据从第一页数据编程到备份到备份缓冲区的前一页数据之后，页面缓冲器上加载的当前数据被编程到闪存卡控制器控制下的第二页。
-
公开(公告)号：KR100822030B1
公开(公告)日：2008-04-15
申请号：KR1020060134049
申请日：2006-12-26
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C7/1006 , G11C11/5628 , G11C11/5642 , G11C16/0483
Abstract: A multi-level cell memory device using high rate code is provided to minimize overhead of encoding and decoding as increasing the number of bits stored in one multi-level cell, by writing data in the multi-level cell memory through encoding of high code rate. A multi-level cell memory device storing data includes a groups of m-bit MLC(Multi-Level Cell) memory cells(261,262,263,264) where a and m are an integer above 2, an encoder(210) and a signal mapping part(220). The encoder generates encoded bit stream by encoding k bit data with code rate of k/n. The signal mapping part writes the encoded bit stream in the groups of m-bit MLC memory cells by applying a pulse according to the encoded bit stream to the group of m-bit MLC memory cells.
Abstract translation: 提供了一种使用高速码的多级信元存储装置，通过将多码单元存储器中的数据通过编码高码率进行写入，从而最小化编码和解码的开销，因为存储在一个多电平单元中的位数增加 。 存储数据的多级单元存储器件包括一组m位MLC（多级单元）存储单元（261,262,263,264），其中a和m是大于2的整数，编码器（210）和信号映射部分（220 ）。 编码器通过以k / n的码率对k位数据进行编码来生成编码比特流。 信号映射部分通过将编码的比特流应用到m比特MLC存储器单元组来将编码的比特流写入m比特MLC存储器单元的组中。
-
公开(公告)号：KR1020060011129A
公开(公告)日：2006-02-03
申请号：KR1020040059815
申请日：2004-07-29
Applicant: 삼성전자주식회사
CPC classification number: G06F13/385 , Y02D10/14 , Y02D10/151
Abstract: An apparatus and method of establishing data transmission speed between a host and a device connected to a serial Advanced Technology Attachment (ATA) interface, the method includes initiating a first data transmission speed between the host and the device, transmitting a data transmission speed change command, and initiating a second data transmission speed different from the first data transmission speed in response to the data transmission speed change command.
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.02 seconds)
