-
公开(公告)号：KR1020090027416A
公开(公告)日：2009-03-17
申请号：KR1020070092618
申请日：2007-09-12
Applicant: 지씨티 세미컨덕터 인코포레이티드 , 재단법인서울대학교산학협력재단
IPC: H03M3/02
CPC classification number: H03M3/494 , H03M1/12 , H03M3/394 , H03M2201/61 , H03M2201/646
Abstract: A loop filter for a continuous time sigma delta analog to digital converter is provided to improve a NTF(Noise Transfer Function) property of a continuous time sigma delta analog to digital converter by using a sallen and key filter element. A loop filter includes an input terminal(1110) and an analog active filter(1120). An input signal(X2(t)) is inputted in the input terminal, and indicates at least a part of a digital output signal(y(n)) outputted from a sigma delta analog to digital converter. The analog active filter is connected to the input terminal, and includes M active devices(1122, 1124, 1126) and an output terminal(1128). M active devices provide a power gain. An output signal(I5(t)) is outputted from the output terminal, and indicates a total signal outputted from M active devices. The analog active filter performs N(N>M) integration.
Abstract translation: 提供了一种用于连续时间Σ-Δ模数转换器的环路滤波器，以通过使用sallen和键滤波器元件来提高连续时间Σ-Δ模数转换器的NTF（噪声传递函数）特性。 环路滤波器包括输入端子（1110）和模拟有源滤波器（1120）。 输入信号（X2（t））被输入到输入端子，并且指示从Σ-Δ模数转换器输出的数字输出信号（y（n））的至少一部分。 模拟有源滤波器连接到输入端，并且包括M个有源器件（1122,1124,1126）和一个输出端子（1128）。 M个有源器件提供功率增益。 从输出端输出输出信号（I5（t）），表示从M个有源装置输出的总信号。 模拟有源滤波器进行N（N> M）整合。
-
公开(公告)号：KR1020080108207A
公开(公告)日：2008-12-12
申请号：KR1020080106246
申请日：2008-10-29
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06K19/0716 , G06K19/0728 , H01L31/02008 , H01L31/04
Abstract: An optical identification tag, a reader and a system are provided to manufactured in small size. An optical identification tag(100) comprises: a solar cell(110) which converts an incident light into electric energy that the optical identification tag uses to operate; an identification circuit unit(130) which provides a transmission electric signal corresponding to identification information; a light-emitting unit(120) which provides the transmission optical signal corresponding to the transmission electric signal, and a sensor(140) which measures temperature, light, pressure, acceleration, magnetism, PH, etc.
Abstract translation: 提供光学识别标签，读取器和系统以制造成小尺寸。 光学识别标签（100）包括：太阳能电池（110），其将入射光转换成光学识别标签用于操作的电能; 识别电路单元，其提供与识别信息对应的发送电信号; 提供与发送电信号相对应的发送光信号的发光单元（120），以及测量温度，光，压力，加速度，磁力，PH等的传感器（140）
-
公开(公告)号：KR100943861B1
公开(公告)日：2010-02-24
申请号：KR1020080055220
申请日：2008-06-12
Applicant: 에스케이하이닉스 주식회사 , 재단법인서울대학교산학협력재단
IPC: G11C11/4093 , G11C11/4096
CPC classification number: G06F13/4086
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 양방향 멀티 드롭 구조의 버스 시스템, 그를 이용한 메모리 시스템 및 메모리 모듈에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 상호 신호 간섭을 유발하는 반사파가 존재하지 않는 양방향 멀티 드롭 구조의 버스 시스템, 그를 이용한 메모리 시스템 및 메모리 모듈을 제공함.
3. 발명의 해결방법의 요지
본 발명은 [K+1]개의 스터브; 상기 스터브 각각의 일단에 메모리 모듈이 장착되는 커넥터; 상기 커넥터에 연결되는 직렬 부하; 및 상기 스터브의 버스 선로의 특성 임피던스에 연결되는 직렬 부하를 포함함.
4. 발명의 중요한 용도
본 발명은 메모리 시스템에 이용됨.
버스, 메모리 시스템, 임피던스 매칭, 반사파-
公开(公告)号：KR1020090129118A
公开(公告)日：2009-12-16
申请号：KR1020080055220
申请日：2008-06-12
Applicant: 에스케이하이닉스 주식회사 , 재단법인서울대학교산학협력재단
IPC: G11C11/4093 , G11C11/4096
CPC classification number: G06F13/4086 , G11C11/4093 , G11C7/1048 , G11C11/4096 , H03K19/017545
Abstract: PURPOSE: An impedance-matched bidirectional multi-drop bus system, and a memory system and a memory module using the same are provided to suppress the generation of a reflected wave which causes ISI(Inter Symbol Interference), thereby secure bandwidth required in a next memory system. CONSTITUTION: A bidirectional multi-drop bus system(801) of a memory system(800) comprises a connector(831[0]~831[k]) which is formed one end of each of [K+1] stubs(811[0]~811[k]). Each of [K+1] memory modules(803[0]~803[K]) is installed to each connector. Each of memory chips(813[0]~813[K]) is installed in each of the [K+1]memory modules. A memory controller(805) is connected to one end of the bus system. ODT(On Die Termination) is performed for the memory chips and the memory controller with ODT load Rodt.
Abstract translation: 目的：提供阻抗匹配的双向多点总线系统以及使用其的存储器系统和存储器模块以抑制产生引起ISI（符号间干扰）的反射波，从而确保下一个所需的带宽 内存系统 构成：存储器系统（800）的双向多点总线系统（801）包括形成[K + 1]个存根（811 [8] [8]]的一端的连接器（831 [0]〜831 [k] 0]〜811 [K]）。 [K + 1]个存储器模块（803 [0]〜803 [K]）安装到每个连接器。 每个存储器芯片（813 [0]〜813 [K]）被安装在每个[K + 1]个存储器模块中。 存储器控制器（805）连接到总线系统的一端。 使用ODT负载Rodt对存储器芯片和存储器控制器执行ODT（On Die Termination）。
-
公开(公告)号：KR100707230B1
公开(公告)日：2007-04-13
申请号：KR1020050055140
申请日：2005-06-24
Applicant: 재단법인서울대학교산학협력재단
Abstract: 일반적으로 많이 사용되고 있는 CDR 은 이해가 쉽고 구현이 간단하다는 장점을 가지고 있다. 이것의 동작은 외부 클럭에 의해 원하는 주파수를 만들어낸 후 그것을 데이터와 비교하여 데이터의 중간에 클럭의 경계가 오도록 phase를 조절하여, 데이터를 복원하게 된다. 이러한 구조는 Coarse Loop에서 Fine Loop으로 전환을 할 때, Bandwidth의 문제로 인해 바뀌면 안 되는 주파수가 변하게 된다는 단점을 가지고 있다. 즉, Bandwidth가 넓으면, Phase 뿐만 아니라, 주파수도 변하게 되는 문제점을 가지게 된다. 이를 방지하기 위해서 Loop Filter를 따로 두거나, VCO를 두 개 두기도 하는데, 이 경우 Size가 커지고 Mismatch의 문제가 생긴다. 또한, Coarse Loop에서 Fine Loop의 전환을 위해서 Lock Detector를 두게 되는데, PLL의 Acquisition time으로 인하여 첫 번째 주기의 lock은 fail이 된다. 따라서 CDR의 lock time이 길어지게 되고, 이를 막기 위해 Lock Detector의 count 수를 줄이게 되면 주어진 주파수의 spec을 맞추지 못하게 된다.
이러한 CDR의 문제를 해결하기 위하여 제안하는 방법은 다음과 같다.
첫째, 기존 Lock Detector를 변형하여 lock 신호를 미리 예측할 수 있는 신호를 발생시키고 이를 이용하여 Lock Detector가 판별할 수 있는 클럭의 PPM spec은 유지한 채로 CDR의 lock time을 줄인다.
둘째, lock 신호를 미리 예측하는 신호를 이용하여, loop bandwidth를 점진적으로 조절하여 coarse loop 에서 fine loop으로 전환 시 주파수가 변하는 일이 없도록 하고 jitter 특성을 좋게 한다. 이러한 bandwidth를 조절하는 방법에는 전류 펌프의 전류량을 조절하는 것과, 저항 및 Capacitor를 조절하는 방법이 있으며 CDR에서 lock 신호를 예측하는 신호를 발생시키는 Lock Detector와 이 예측된 신호를 이용한 방법은 새로운 방법이며, PLL, CDR 모두에서 적용될 수 있는 방법이다.
특히, loop filter내의 capacitor의 capacitance를 동적으로 조절하여 loop bandwidth를 조절하고 결과적으로 stability를 좋아지게 하는 방법은 구현하기가 상대적으로 쉽다는 장점을 가지고 있다. 여기서는 이 세가지 요소 모두를 고려한 CDR의 구현이 목표이며, 이것은 독립적으로 적용될 수도 있고, 유기적으로 연관시켜 만들 수도 있다.
PLL, CDR, 전하펌프, Lock Detector-
Patent Agency Ranking
公开(公告)号：KR101015964B1
公开(公告)日：2011-02-23
申请号：KR1020080065318
申请日：2008-07-07
Applicant: 지씨티 세미컨덕터 인코포레이티드 , 재단법인서울대학교산학협력재단
Abstract: 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그 변환기(DAC, Digital to Analog Converter)는 적어도 하나의 커패시터와 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 적어도 하나의 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 적어도 하나의 커패시터에 남은 전류 또는 전압이 소정의 기준을 만족시킬 수 있도록 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함한다. 따라서 디지털-아날로그 변환기는 클록 신호의 듀티비를 제어하여 입력되는 디지털 신호에 상응하는 아날로그 신호를 적절하게 생성할 수 있다.
-
公开(公告)号：KR100900195B1
公开(公告)日：2009-06-02
申请号：KR1020070023261
申请日：2007-03-09
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06K19/0723 , G06K19/0728
Abstract: 본 발명은 광 식별 태그, 리더 및 시스템에 관한 발명으로서, 보다 구체적으로 광의 형태로 입력된 에너지를 이용하여 자신의 식별 정보를 전송하는 광 식별 태그 및 상기 광 식별 태그를 이용하는 광 식별 시스템 및 리더에 관한 발명이다.
본 발명은 입사되는 광을 전기 에너지로 변환하는 태양전지, 식별 정보에 대응하는 송신 전기 신호를 제공하는 회로부, 및 상기 송신 전기 신호에 대응하는 송신 광 신호를 제공하는 발광부를 구비하는 광 식별 태그; 및 상기 광 식별 태그에 상기 입사되는 광을 제공하고, 상기 광 식별 태그로부터 상기 송신 광 신호를 제공받는 광 식별 리더를 제공한다.-
公开(公告)号：KR1020080109126A
公开(公告)日：2008-12-17
申请号：KR1020070057038
申请日：2007-06-12
Applicant: 재단법인서울대학교산학협력재단
IPC: H03M1/12
Abstract: A current analog-to-digital converter for obtaining digital signal corresponding to input current is provided to effectively perform current analog-digital conversion by satisfying performance of a required sensitivity, a required operating range, and a required voltage analog to digital converter. A current analog-to-digital converter includes a variable current source(20), a capacitor(30), a reset switch(40), a voltage analog to digital converter(70), and an offset controller(60). The variable current source provides an offset current offsetting a section of an input current. The capacitor is charged with a rest current after offsetting. The reset switch resets the capacitor. The voltage analog to digital converter outputs a digital signal corresponding to a voltage of one end of the capacitor. The voltage of one end of the capacitor is a capacitor voltage. The offset controller controls the variable current source according to the capacitor voltage.
Abstract translation: 提供用于获得对应于输入电流的数字信号的当前模拟 - 数字转换器，以通过满足所需灵敏度，所需操作范围和所需电压模数转换器的性能来有效地执行当前的模拟 - 数字转换。 电流模数转换器包括可变电流源（20），电容器（30），复位开关（40），电压模数转换器（70）和偏移控制器（60）。 可变电流源提供偏移电流的一部分的偏移电流。 在补偿后，电容器充满静止电流。 复位开关复位电容。 电压模数转换器输出对应于电容器一端的电压的数字信号。 电容器一端的电压为电容电压。 偏移控制器根据电容器电压控制可变电流源。
-
公开(公告)号：KR100967845B1
公开(公告)日：2010-07-05
申请号：KR1020080018503
申请日：2008-02-28
Applicant: 재단법인서울대학교산학협력재단
Abstract: 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)는 디지털 신호를 입력받아 아날로그 신호를 출력하는 디지털-아날로그 컨버터(DAC), 및 상관 더블 샘플링(CDS, Correlated Double Sampling) 기법 또는 타임 쉬프트 상관 더블 샘플링(Time Shifted CDS) 기법의 타이밍별로 상기 출력된 아날로그 신호에 상응하는 신호의 증폭 이득을 변화시키는 이득 증폭기를 포함한다. 따라서 멀티플라잉 디지털-아날로그 컨버터는 적절한 타이밍에 따라 이득 증폭기의 이득을 변화시켜 멀티플라잉 디지털-아날로그 컨버터(Multiplying DAC)의 효율을 개선할 수 있다.
-
公开(公告)号：KR1020100013591A
公开(公告)日：2010-02-10
申请号：KR1020080075188
申请日：2008-07-31
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K19/0175 , G11C5/14
CPC classification number: H03K19/0016 , H03K19/00361
Abstract: PURPOSE: A circuit and a method for a power gating circuit are provided to reduce a bounce noise due to capacitive load or conductive line of a logic circuit by increasing the current supplied to a logic circuit according to the termination of a meta-stable state. CONSTITUTION: A power gating circuit includes a slip transistor(610), a logic circuit(620), a comparator(630), and a current controller(640). The comparator applies the meta stable signal or bi-stable signal by comparing a virtual power voltage with a reference voltage. The reference voltage has a larger value than the sum of threshold voltages of transistors included in the logic circuit. The current controller suppresses the increase of the current applied to the slip transistor by maintaining a gate voltage of the slip transistor similar to the virtual power voltage. The current controller increases the current applied to the slip transistor by reducing a gate voltage of the slip transistor according to the bi-stable signal.
Abstract translation: 目的：提供一种用于电源门控电路的电路和方法，以通过根据元稳定状态的终止增加提供给逻辑电路的电流来减少由于逻辑电路的电容性负载或导线引起的反弹噪声。 构成：电源门控电路包括滑动晶体管（610），逻辑电路（620），比较器（630）和电流控制器（640）。 比较器通过将虚拟电源电压与参考电压进行比较来应用元稳定信号或双稳态信号。 参考电压具有比包括在逻辑电路中的晶体管的阈值电压之和更大的值。 电流控制器通过保持滑动晶体管的栅极电压与虚拟电源电压相似来抑制施加到滑动晶体管的电流的增加。 电流控制器通过根据双稳态信号降低滑动晶体管的栅极电压来增加施加到滑动晶体管的电流。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.022 seconds)
