-
公开(公告)号：WO2015163506A1
公开(公告)日：2015-10-29
申请号：PCT/KR2014/003656
申请日：2014-04-25
Applicant: 전자부품연구원
IPC: G06F9/50
CPC classification number: G06F9/50
Abstract: 본 발명은 그래픽 처리 장치(GPU)에 작업을 할당하고 그래픽 처리 장치가 할당받은 작업을 처리함에 있어서, 그래픽 처리 장치로부터 수신한 메모리 응답 시간에 기초하여 그래픽 처리 장치의 최적화된 코어 수를 조절하는 그래픽 처리 장치의 동작을 위한 작업 할당 시스템 및 방법을 제공한다. 본 발명에 따르면, 그래픽 처리 장치에서 최적화된 수의 코어가 작동하도록 함으로써 그래픽 처리 장치의 작업 처리 속도는 유지하면서 메모리 병목 현상으로 인한 작업 처리 지연을 감소시킬 수 있도록 한다.
Abstract translation: 本发明提供了一种用于图形处理单元（GPU）的操作的任务分配系统和方法，该图形处理单元（GPU）基于从图形处理单元接收的存储器响应时间来调整图形处理单元的优化数量， 图形处理单元的任务，并且由图形处理单元处理所分配的任务。 本发明允许优化数量的核在图形处理单元中工作，从而在保持图形处理单元的任务处理速度的同时由于存储器瓶颈现象而减少任务处理延迟。
-
公开(公告)号：WO2013085121A1
公开(公告)日：2013-06-13
申请号：PCT/KR2012/003163
申请日：2012-04-25
CPC classification number: G06F13/382
Abstract: 논리연산 제어장치가 제공된다. 본 논리연산 제어장치는 메인 제어부 및 적어도 하나의 I/O 모듈의 통신 경로가 되고 메인 제어부에 의해 통신이 제어되는 제1 버스 및 메인 제어부 및 적어도 하나의 I/O 모듈의 통신 경로가 되고 적어도 하나의 I/O 모듈에 의해 제어되는 제2 버스를 포함하여, 논리연산 제어장치에 특화된 고성능의 버스 기술을 제공할 수 있게 된다.
Abstract translation: 本发明涉及可编程逻辑控制器。 可编程逻辑控制器包括主控制单元，用作至少一个I / O模块的通信路径并且其通信由主控制单元控制的第一总线，以及用作通信路径的第二总线 至少一个I / O模块并由所述至少一个I / O模块控制，使得可以提供专用于可编程逻辑控制器的高性能总线技术。
-
公开(公告)号：WO2020105758A1
公开(公告)日：2020-05-28
申请号：PCT/KR2018/014498
申请日：2018-11-23
Applicant: 전자부품연구원
Abstract: 본 발명에 따른 다중 발전 소스를 고려한 전력 제어 시스템은 제 1 발전소자 및 상기 제 1 발전소자와 발전 상황이 상이한 제 2 발전소자를 포함하는 발전부, 상기 발전부로부터 발전된 에너지를 저장하는 에너지 저장소 및 상기 발전부 및 상기 에너지 저장소의 전압을 모니터링하고, 상기 발전부 및 에너지 저장소 중 하나 이상의 모니터링 결과에 기초하여 파워 상태 정보를 생성하여 로드에 제공하는 전력 관리부를 포함한다.
-
公开(公告)号：WO2014178450A1
公开(公告)日：2014-11-06
申请号：PCT/KR2013/003721
申请日：2013-04-30
Applicant: 전자부품연구원
CPC classification number: G06F12/0831 , G06F12/0811 , G06F2212/302
Abstract: 본 발명은 CPU와 GPU 간의 효율적인 협업 구조에 관한 것으로서, GPU를 제어하는 별도의 유닛을 통해 CPU의 로드를 경감시키고 GPU에 작업을 할당함에 있어서 직접적인 데이터의 복사가 없이 작업에 사용할 데이터의 주소 영역에 대한 정보만 제공되도록 함으로써, CPU와 GPU 간의 협업의 효율성을 높인 CPU와 GPU 간의 협업 시스템 및 그 방법을 제공한다. 또한 CPU와 GPU 간의 캐시일관성 유지를 위해 종래의 멀티 CPU 간의 캐시일관성 유지에 사용되는 프로토콜을 확장한 프로토콜을 제공하여 CPU와 GPU 간의 캐시 불일치 해소에 적합한 캐시일관성 유지 방법을 제공한다.
Abstract translation: 本发明涉及CPU与GPU之间的高效协作结构，并且提供：CPU与GPU之间的协作系统，其中通过用于控制GPU的单独单元来减少CPU的负载，并且仅在 提供用于操作的数据的地址区域，在对GPU的操作分配中没有直接数据复制，从而提高CPU和GPU之间的协作效率; 及其方法。 另外，提供了一种用于维持高速缓存一致性的方法，其适用于通过提供从用于维持多个CPU之间的高速缓存一致性的常规协议扩展的协议来解决CPU和GPU之间的高速缓存不一致性，以便保持CPU和GPU之间的高速缓存一致性 GPU。
-
公开(公告)号：WO2014104520A1
公开(公告)日：2014-07-03
申请号：PCT/KR2013/006820
申请日：2013-07-30
Applicant: 전자부품연구원
CPC classification number: G06F17/147
Abstract: 변환 방법, 연산 방법 및 이를 적용한 HEVC 시스템이 제공된다. 본 발명의 실시예들에 따르면, HEVC 시스템 중의 변환 과정 중 수평 변환의 결과값을 저장할 때 레지스터가 아닌 메모리를 사용함으로서, 하드웨어 복잡도를 감소시키고 임계 경로를 감소시킬 수 있다. 또한, HEVC 시스템에서 많은 연산량을 갖고 있는 변환/역변환 과정에서 butterfly 구조로 입력되는 값들의 분석을 통하여 변환/역변환 연산 자체를 스킵함으로서 연산량을 줄일 수 있게 된다.
Abstract translation: 提供了一种变形方法，计算方法和应用该方法的HEVC系统。 根据本发明的实施例，当存储HEVC系统的变换处理中的水平变换的结果值时，通过使用存储器而不是寄存器，可以减少硬件的复杂度，并且可以减少关键路径 。 此外，本发明可以通过在HEVC系统中具有大计算量的变换/逆变换处理中的蝴蝶结构中输入的值的分析来跳过变换/逆变换计算来减少计算量。
-
Patent Agency Ranking
公开(公告)号：WO2013129724A1
公开(公告)日：2013-09-06
申请号：PCT/KR2012/002036
申请日：2012-03-21
IPC: H04N21/2662 , H04N21/2343
CPC classification number: G11B27/031 , H04N7/0125 , H04N21/234363 , H04N21/23605 , H04N21/4342 , H04N21/4343 , H04N21/440263 , H04N21/47205
Abstract: 본 발명은 초고화질 영상을 위한 입출력 시스템에 관한 것으로, 더욱 상세하게는 초고화질의 영상 신호를 외부장치로부터 입력받아 실시간 처리하며, 처리한 초고화질의 영상 신호를 출력할 수 있는 초고화질 영상을 위한 입출력 시스템에 관한 것이다. 이를 위해 본 발명의 다양한 해상도를 갖는 데이터를 UHD 데이터로 변환하는 시스템은 데이터 제공 장치로부터 제공받은 데이터를 편집 장치로 제공하며, 상기 편집 장치로부터 제공받은 데이터를 컨텐츠 재생 장치로 제공하는 컨텐츠 입출력 장치, 상기 컨텐츠 입출력 장치로부터 제공받은 데이터를 UHD 데이터로 변환하여 상기 컨텐츠 입출력 장치로 제공하는 편집 장치를 포함한다.
Abstract translation: 本发明涉及一种用于超高分辨率图像的输入/输出系统，更具体地，涉及一种可以从外部设备接收超高分辨率图像信号的超高分辨率图像输入/输出系统，以及 处理过程相同，可以输出被处理的超高分辨率图像信号。 为此，根据本发明，用于将具有各种分辨率的数据转换为UHD数据的系统包括：内容输入/输出装置，用于向编辑装置提供从数据提供装置接收的数据，并且用于 向播放设备提供从所述编辑设备接收的数据; 以及用于将从内容输入/输出设备接收的数据转换为UHD数据并将其提供给内容输入/输出设备的编辑设备。
-
-
公开(公告)号：KR1020170065965A
公开(公告)日：2017-06-14
申请号：KR1020150172391
申请日：2015-12-04
Applicant: 전자부품연구원
Abstract: 본발명은임베디드시스템을위한하드웨어 IP를개발하고검증하기위한시스템에관한것으로, 특히가상화기반의임베디드하드웨어개발및 검증프레임워크구조에관한것이다. 본발명의실시예에따른가상화기반의임베디드하드웨어개발및 검증프레임워크는, 검증하고자하는 FPGA 기반의플랫폼과연결되는버스를인식하기위한하드웨어인터페이스에뮬레이션및 가상화된임베디드시스템하드웨어를생성하여상위운영체제에구동환경을제공하기위한시스템에뮬레이션도구와, 상기시스템에뮬레이션도구상에위치하며, 적어도상기검증하고자하는 FPGA 기반의플랫폼이장착되는타겟시스템의운영체제와루트파일시스템, 부트로더를포함하는타겟시스템도구와, 상기타겟시스템도구상에서실행되어상기 FPGA 기반의플랫폼성능을평가하기위한성능평가용앱 도구와, 상기타겟시스템도구상에서실행되는상기 FPGA 기반의플랫폼용시스템소프트웨어도구를포함함을특징으로한다.
Abstract translation: 本发明涉及，并且更具体地虚拟化基于该系统的嵌入式硬件开发和验证框架结构开发和验证硬件IP的嵌入式系统。 实施例的虚拟化嵌入式硬件开发和根据本发明的碱的验证框架，通过创建用于识别连接到所述基于FPGA的总线的硬件接口仿真和虚拟化的嵌入式系统的硬件，以验证平台驱动更高的操作系统 与系统仿真工具，系统仿真也位于该倡议和至少包括操作系统和根文件系统的目标，安装验证系统工具基于FPGA的目标系统平台的引导装载程序所提供的环境， 其特征在于，它包括在目标系统上的工具，绩效评估运行评估的基于FPGA的平台yongaep工具的性能，对于正在执行的基于FPGA的平台在目标系统工具系统的软件工具。
-
公开(公告)号：KR1020170058524A
公开(公告)日：2017-05-29
申请号：KR1020150162190
申请日：2015-11-19
Applicant: 전자부품연구원
Abstract: 본발명은생체신호측정가능한스마트밴드(SMART BAND)용유연기판(FPCB) 모듈에관한것으로, 전원공급용초소형배터리와, 적어도피부습도, 체온, 맥박신호를각각검출하기위한생체신호검출센서들과, 동적움직임신호를검출하기위한움직임검출센서와, 상기센서들에서각각검출되는신호를증폭및 디지털변환하여센서검출신호로출력하기위한신호처리부와, 디지털변환된상기센서검출신호를무선통신규격에따라처리하여전송하는무선통신부를포함하되, 상기초소형배터리, 상기생체신호검출센서들, 상기움직임검출센서, 상기신호처리부및 상기무선통신부는유연기판에실장되어전기적배선을통해상호연결됨을특징으로한다.
Abstract translation: 本发明涉及一种用于能够测量生物信号的智能带的柔性基板（FPCB）模块，包括：用于供电的微电池;生物信号检测传感器，用于至少检测皮肤湿度，体温， 信号处理器，用于放大并数字转换由每个传感器检测到的信号，并输出放大后的信号作为传感器检测信号; 其中，微电池，生物信号检测传感器，运动检测传感器，信号处理单元和无线通信单元安装在柔性基板上并通过电线 。
-
公开(公告)号：KR1020170052143A
公开(公告)日：2017-05-12
申请号：KR1020150154229
申请日：2015-11-04
Applicant: 전자부품연구원
IPC: H04N19/117 , H04N19/159 , H04N19/176 , H04N19/86 , H04N19/44
Abstract: 본발명은동영상디코더에적용되는메모리기반의루프필터에관한것이다. 본발명은루프필터링(loop filtering) 연산에필요한루프필터링파라미터와픽셀데이터를로드(load)하여내부메모리에저장하는로드데이터제어기, 상기내부메모리에저장된픽셀데이터에대하여가로경계필터링(horizontal edge filtering)과세로경계필터링(vertical edge filtering)을수행하는단일코어필터및 상기가로경계필터링과상기세로경계필터링이수행된출력데이터의출력을제어하는출력데이터제어기를포함하여구성된다. 본발명에따르면, 하나의슈퍼블록의데이터를더블버퍼링된내부메모리에순차적으로저장함으로써, 요구되는내부메모리의용량을줄일수 있고, 가로경계필터링과세로경계필터링단계를하나의코어필터에서모두처리함으로써, 하드웨어리소스를줄일수 있고, 더블버퍼링된내부메모리와단일코어필터를사용하여루프필터의연산단계를세분화하여파이프라인구조를갖도록함으로써, VP9 디코더의주변장치의시간손실을최소화할수 있다.
Abstract translation: 本发明涉及一种应用于运动图像解码器的基于存储器的环路滤波器。 一种加载数据控制器，用于加载环路滤波操作所需的环路滤波参数和像素数据，并将环路滤波参数和像素数据存储在内部存储器中;对存储在内部存储器中的像素数据进行水平边缘滤波; 用于执行垂直边缘滤波的单个核心滤波器和用于控制水平边界滤波的输出和已经在其上执行了垂直边界滤波的输出数据的输出数据控制器。 根据本发明，由于一个超级块的数据被顺序地存储在双缓冲内部存储器中，所以可以减少内部存储器的所需容量，并且在一个核心滤波器中处理水平边界滤波和垂直边界滤波 因此，可以减少硬件资源，通过使用双缓冲内部存储器和单核滤波器将环路滤波器的操作步骤划分为流水线结构，可以最小化VP9解码器的外围设备的时间损失。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.022 seconds)
