-
公开(公告)号：KR1019960027727A
公开(公告)日：1996-07-22
申请号：KR1019940035764
申请日：1994-12-21
IPC: H04L12/433
Abstract: 중앙처리장치(26) 및 그 주변장치를 포함하는 장치에 있어서, 이중 포트램(30); VME버스 제어수단(31); 인터럽트 제어수단(32); 신호/OAM셀 수신수단(39); 경보상태 처리수단(38); 보드착탈 감시수단(37); 상태인식 레지스터수단(33); 상태제어 레지스터수단(34); 및 공통버스 제어수단(36)을 구비하는 것을 특징으로 하는, 집중형 광대역 망 종단(B-NT)시스템의 하드웨어를 제어하기 위한 장치.
-
公开(公告)号：KR100335372B1
公开(公告)日：2002-05-06
申请号：KR1019990033266
申请日：1999-08-13
Applicant: 한국전자통신연구원
Inventor： 강선
IPC: H04L29/10
Abstract: 본발명은자체루프백(loopback)시험을위한회로가구현된유토피아인터페이스장치에관한것으로서, 유토피아인터페이스를사용하는 VLSI 소자구현시 간단한기능을추가함으로써칩 자체의로컬루프백(local loopback) 시험을용이하게하고, 보드레벨에서 VLSI소자의시험을위한별도의소자(FPGA)의구현을위한시간및 비용의절감효과를제공한다.
-
公开(公告)号：KR1019990042380A
公开(公告)日：1999-06-15
申请号：KR1019970063183
申请日：1997-11-26
Applicant: 한국전자통신연구원
IPC: H04B1/76
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 클럭신호를 이용한 위상 정렬 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 시스템의 단가를 줄이고, 시스템 동작시 에너지 소모량을 감소시키고, 위상 변환 적응성을 향상시킬 수 있는 위상 정렬 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 다수의 윈도우 신호를 출력하는 윈도우 신호 발생 수단; 다수의 제 1 및 제 2 위상 위반 신호를 출력하는 제 1 및 제 2 위상 검출 수단; 및 입력 데이터를 재정렬하여 출력하는 데이터 정렬 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 외부로부터 입력되는 데이터 및 클럭 신호들을 이용하여 데이터를 정렬하는데 이용됨.-
公开(公告)号：KR100153955B1
公开(公告)日：1998-11-16
申请号：KR1019950055917
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 비디오 신호의 운송 스트림(Transport Stream)을 ATM망에 정합시키기 위한 장치에 관한 것으로, 운송 스트림 버퍼링부(12); 정합 장치 제어부(11); 트레일러 생성부(13); AAL5_PDU 결합부(14); ATM 헤더 처리부(15); ATM 셀 결합부(16); ATM 버퍼링부(17)를 구비하며, MPEG-2 시스템으로 부터 제공되는 운송 스트림을 실시간으로 ATM 망에 정합시킬 수 있는 기능을 제공하므로 다양한 비트율을 갖는 MPEG 비디오 및 오디오 서비스를 수용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019970056436A
公开(公告)日：1997-07-31
申请号：KR1019950055917
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 비디오 신호의 운송 스트림(Transport Stream)을 ATM망에 정합시키기 위한 장치에 관한 것으로, 운송 스트림 버퍼링부(12); 정합 장치 제어부(11); 트레일러 생성부(13); AAL5_PDU 결합부(14); ATM 헤더 처리부(15); ATM 셀 결합부(16); ATM 버퍼링부(17)를 구비하며, MPEG-2 시스템으로 부터 제공되는 운송 스트림을 실시간으로 ATM 망에 정합시킬 수 있는 기능을 제공하므로 다양한 비트율을 갖는 MPEG 비디오 및 오디오 서비스를 수용할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019970002711B1
公开(公告)日：1997-03-08
申请号：KR1019940025374
申请日：1994-10-04
IPC: H04L12/28
Abstract: A network terminal device of the small group type for B-ISDN where has the pliability that enables to reflect the characteristic of the local ares easily and accommodate the subscriber group in the one collection/division means. The internal traffic between each other can directly connect without the switching means. The said device improves in the using effect of the line using the 4*1 collective function.
Abstract translation: 具有能够反映本地特性的柔性的B-ISDN的小组类型的网络终端设备容易地容纳在一个收集/分割装置中的用户组。 彼此之间的内部流量可以直接连接，无需切换手段。 所述设备改善了使用4 * 1集合功能的线路的使用效果。
-
公开(公告)号：KR1020090059602A
公开(公告)日：2009-06-11
申请号：KR1020070126551
申请日：2007-12-07
Applicant: 한국전자통신연구원
CPC classification number: G06F21/72 , H04L9/0897 , H04L2209/12
Abstract: An encryption device equipped with a session memory bus is provided to reduce the access delay time to a session memory of an encryption processor corresponding to the use of a shared data bus. An external session memory(270) divides and stores encryption information for all sessions. An encryption processor(200) encrypts or decrypts input data by using the encryption information, and includes an internal session memory(230) and an internal session memory bus. The internal session memory stores the encryption information for the sessions. The internal session memory bus is connected to the internal session memory. An external session memory bus is connected to an external session memory and the encryption processor. A CPU(280) transmits and receives data to and from the external session memory through the encryption processor.
Abstract translation: 提供了配备有会话存储器总线的加密装置，以减少与使用共享数据总线相对应的加密处理器的会话存储器的访问延迟时间。 外部会话存储器（270）分割并存储所有会话的加密信息。 加密处理器（200）通过使用加密信息对输入数据进行加密或解密，并且包括内部会话存储器（230）和内部会话存储器总线。 内部会话存储器存储会话的加密信息。 内部会话存储器总线连接到内部会话存储器。 外部会话存储器总线连接到外部会话存储器和加密处理器。 CPU（280）通过加密处理器向外部会话存储器发送数据和从外部会话存储器接收数据。
-
公开(公告)号：KR100811469B1
公开(公告)日：2008-03-07
申请号：KR1020060069709
申请日：2006-07-25
Applicant: 한국전자통신연구원
Abstract: 본 발명은 파일시스템을 이용한 암호화 파일의 실시간 복호화 방법에 관한 것으로서, 특정 포맷으로 암호화된 파일에 대해 파일시스템과 응용프로그램 사이에서 연동되는 가상 파일시스템인 암호파일 복호기와, 상기 암호파일 복호기와 응용 프로그램과 연동되어 상기 암호파일 복호기를 제어하는 암호파일 복호기 제어프로그램을 이용하여 상기 암호화된 파일을 실시간으로 복호화함으로써, 암호화된 파일을 응용프로그램에 무관하게 실시간으로 복호화하여 사용할 수 있고, 특히 대용량 읽기 전용파일에 매우 유용하다.
파일 복호화, 실시간 복호, 파일시스템-
公开(公告)号：KR100340039B1
公开(公告)日：2002-06-12
申请号：KR1019990061167
申请日：1999-12-23
Applicant: 한국전자통신연구원
IPC: H04L12/433
Abstract: 1. 청구범위에기재된발명이속한기술분야본 발명은 MPLS망의에지라우터에서의분리/재결합패킷메모리제어장치에관한것임. 2. 발명이해결하려고하는기술적과제본 발명은, 멀티프로토콜레이블스위칭망의에지라우터에적용되어, 분리및 재결합(SAR) 송신및 수신블록정합기능, 패킷메모리의정합기능및 IP 룩업처리블록정합기능을제공하며, 이들정합기능사이의패킷메모리중재기능을중앙처리장치(CPU)에서정한우선순위에따라제어하여, IP 패킷헤더에대한메모리엑세스기능과송/수신패킷메모리처리기능을병행하도록함으로써, 622Mbps의고속처리를가능하도록하고, 하나의소자를사용하여구현함으로써, 제조단가를줄일수 있는멀티프로토콜레이블스위칭(MPLS)망의에지라우터에서의분리/재결합(SAR) 패킷메모리제어장치를제공하고자함. 3. 발명의해결방법의요지본 발명은, 외부의중앙처리장치(CPU)에서패킷메모리및 제어장치의상태/제어기능을모니터링하고, 상기중앙처리장치와의인터페이스기능을제공하는중앙처리장치정합수단; 상기패킷메모리에패킷데이터및 IP 헤더를기록하거나읽어내는패킷메모리정합수단; 상기패킷메모리정합수단에의해읽혀진 IP 헤더를 IP룩업처리블록으로전달하고, 상기 IP룩업처리블록에의해갱신된 IP 헤더를상기패킷메모리정합수단으로전달하는 IP 룩업처리블록정합수단; 분리/재결합제어메모리처리블록과의정합기능을제공하는분리/재결합제어메모리처리블록정합수단; 패킷수신블록과의정합기능을제공하는패킷수신블록정합수단; 패킷송신블록과의정합기능을제공하는패킷송신블록정합수단; 및상기각 정합수단을통해외부의상기패킷수신블록, 상기패킷송신블록, 상기 IP룩업처리블록에서상기패킷메모리를엑세스하고자할 때, 우선순위에따라상기패킷메모리에대한엑세스를중재하여, 상기 MPLS망의에지라우터에서 IP 패킷헤더에대한메모리엑세스기능과상기패킷메모리처리기능을병행하여고속처리하는송/수신메모리중재수단을포함함. 4. 발명의중요한용도본 발명은 MPLS 망의에지라우터등에이용됨.
-
公开(公告)号：KR1020010057766A
公开(公告)日：2001-07-05
申请号：KR1019990061167
申请日：1999-12-23
Applicant: 한국전자통신연구원
IPC: H04L12/433
CPC classification number: H04L45/50
Abstract: PURPOSE: An apparatus for controlling an SAR(Segmentation And Reassembly) packet memory in an edge router of an MPLS(Multi-Protocol Label Switching) network, is provided to improve process speed and reduce the cost for manufacturing the apparatus, by controlling a packet memory arbitration function between interface functions. CONSTITUTION: A CPU interface part(1) monitors and manages a function of a control apparatus. A packet memory interface part(2) reads and writes transmission reception data and IP(Internet Protocol) header from/in a packet memory(11). An IP lookup process block interface part(3) transfers the IP header received from the packet memory(11) to an IP lookup process block(12). The interface part(3) receives an updated IP header and sends it to the interface part(2) via a transmission reception memory arbitration part(4). An SAR control memory process block interface part(5) interfaces with an SAR control memory process block. An SAR transmission block interface part(7) sends a transmission packet to an SAR transmission block. The arbitration part(4) arbitrates an access to the packet memory(11) by each interface part.
Abstract translation: 目的：提供一种用于控制MPLS（多协议标签交换）网络的边缘路由器中的SAR（分段和重组）分组存储器的装置，以通过控制分组来提高处理速度并降低制造设备的成本 界面功能之间的内存仲裁功能。 构成：CPU接口部分（1）监视和管理控制装置的功能。 分组存储器接口部分（2）从分组存储器（11）中读取和写入发送接收数据和IP（因特网协议）报头。 IP查找处理块接口部分（3）将从分组存储器（11）接收的IP报头传送到IP查找处理块（12）。 接口部分（3）接收更新的IP报头，并通过发送接收存储器仲裁部分（4）将其发送到接口部分（2）。 SAR控制存储器处理块接口部分（5）与SAR控制存储器处理块接口。 SAR传输块接口部分（7）向SAR传输块发送传输分组。 仲裁部分（4）通过每个接口部分仲裁访问分组存储器（11）。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.02 seconds)
