정보 보호 시스템 및 방법
    11.
    发明公开
    정보 보호 시스템 및 방법 有权
    保护信息和方法的系统

    公开(公告)号:KR1020130013588A

    公开(公告)日:2013-02-06

    申请号:KR1020110075313

    申请日:2011-07-28

    Abstract: PURPOSE: An information protection system encrypting or decrypting all transmitted and received communications signals by mounting an encryption module which delivers a key series in a mobile terminal and a method thereof are provided to perform exclusively key series operation and decryption of a stored security keylock, thereby simplifying the structure of an encryption device which performs the encryption and decryption of communications signals. CONSTITUTION: An encryption module is detected(S100). The encryption module delivers "C Req Dev ID" message to a mobile terminal(S101). The mobile terminal delivers "C Res Dev ID" message to the encryption module(S102). An encryption module performs authentication determining a normal terminal(S103,S104). The mobile terminal delivers "C Req Key" message to the encryption module(S105). The encryption module determines whether a detected PIN(Personal Identification Number) and a stored PIN are identical or not(S106). The encryption module performs the decryption of an encrypted security keylock by controlling a security keylock decryption part(S107). The encryption module delivers "C Res Key" message including a key series to the mobile terminal(S108). The mobile terminal performs secure communications(S109). [Reference numerals] (AA) Start; (BB,DD,FF,HH) No; (CC,EE,GG,II) Yes; (JJ) End; (S100) Detecting an encryption module?; (S101) Requesting an identifier of a mobile terminal; (S102) Delivering the identifier of the mobile terminal; (S103) Performing authentication of the mobile terminal; (S104) Mobile terminal authentication success?; (S105) Delivering a PIN number; (S106) Matching with the PIN number?; (S107) Performing the decryption of a security key; (S108) Generating and delivering a key series; (S109) Encrypting or decrypting a communication signal by using the key series; (S110) Increasing a PIN error count(+1); (S111) Is the PIN error count value over an error reference value?

    Abstract translation: 目的:提供一种通过安装传送密钥序列在移动终端中的加密模块来加密或解密所有发送和接收的通信信号的信息保护系统及其方法,用于执行所存储的安全密钥锁的专用密钥串联操作和解密,从而 简化执行通信信号的加密和解密的加密装置的结构。 构成:检测加密模块(S100)。 加密模块向移动终端传送“C Req Dev ID”消息(S101)。 移动终端向加密模块发送“C Res Dev ID”消息(S102)。 加密模块执行确定正常终端的认证(S103,S104)。 移动终端向加密模块传送“C Req Key”消息(S105)。 加密模块确定检测到的PIN(个人识别码)和存储的PIN是否相同(S106)。 加密模块通过控制安全密钥锁解密部分来执行加密安全密钥锁的解密(S107)。 加密模块向移动终端传送包括密钥序列的“C Res Key”消息(S108)。 移动终端执行安全通信(S109)。 (附图标记)(AA)开始; (BB,DD,FF,HH)否; (CC,EE,GG,II)是的; (JJ)结束; (S100)检测加密模块? (S101)请求移动终端的标识符; (S102)提供移动终端的标识符; (S103)执行移动终端的认证; (S104)移动终端认证成功 (S105)提供PIN码; (S106)匹配PIN码? (S107)执行安全密钥的解密; (S108)生成和交付关键系列; (S109)使用密钥序列加密或解密通信信号; (S110)增加PIN错误计数(+1); (S111)PIN错误计数值是否超过错误参考值?

    데이터 전송 제어 회로
    12.
    发明授权
    데이터 전송 제어 회로 失效
    数据传输控制电路

    公开(公告)号:KR100310298B1

    公开(公告)日:2001-11-03

    申请号:KR1019990027735

    申请日:1999-07-09

    Inventor: 고행석 장병화

    Abstract: 본발명은데이터전송제어회로에관한것으로특히, 독립적으로운영되는 2개의씨피유간데이터전송시상호배타적으로웨이트(wait)를제어하기위한회로의구성을단순화하고프로그램의간섭없이고속동작하도록함을목적으로한다. 이러한목적의본 발명은씨피유(110)(120)간의데이터전송을위하여씨피유(110)(120)로부터의라이트신호()()와리드신호()()를논리연산하여씨피유(110)(120)로제어신호()()(RDY_RDa)(RDY_WRa)(RDY_RDb) (RDY_WRb)를출력하는데이터전송제어블럭(150)을더 구비함에있어서, 상기데이터전송제어블럭(150)은씨피유(110)의라이트신호(WR_a)와씨피유(120)의리드신호(RD_b)를비교하는신호비교부(310)와, 상기씨피유(120)의라이트신호(WR_b)와상기씨피유(110)의리드신호(RD_a)를비교하는신호비교부(320)와, 상기신호비교부(310)(320)의출력신호를연산하여상기씨피유(110)(120)에서의연속쓰기또는읽기동작제어를위한래디신호()() (RDY_RDa)(RDY_WRa)(RDY_RDb)(RDY_WRb)를출력하는신호연산부(330)로구성한다.

    인터넷 프로토콜 시큐리티 가상 사설망 장치 및 그를 이용하는 통신 방법
    14.
    发明授权

    公开(公告)号:KR101376171B1

    公开(公告)日:2014-03-19

    申请号:KR1020120089683

    申请日:2012-08-16

    Abstract: The present invention relates to an Internet protocol security virtual private network (IPSec VPN) apparatus having a voice over Internet protocol (VoIP) security communication function, and a communication method using the same. The Internet protocol security virtual private network apparatus includes a reception unit for receiving a packet from an internal network or an external network, an address conversion unit for changing an IP address and a port number of the packet received by the reception unit by using a network address conversion passing protocol, an identification unit for to which packet the packet received by the reception unit corresponds from an SIP (session initiation protocol) packet, an RTP (Real-Time Transport Protocol) packet, an IP (Internet Protocol) packet, an SRTP (Secure Real-Time Transport Protocol) packet, an ESP (Encapsulating Security Payload) packet, a packet processing unit for converting the packet according to a result identified by the identification unit, and a transmission unit for transmitting a packet converted by the packet processing unit to the external network or the internal network.

    Abstract translation: 本发明涉及具有上网语音协议(VoIP)安全通信功能的因特网协议安全虚拟专用网(IPSec VPN)装置,以及使用该协议的通信方法。 因特网协议安全虚拟专用网络装置包括:接收单元,用于从内部网络或外部网络接收分组;地址转换单元,用于通过使用网络来改变由接收单元接收的分组的IP地址和端口号 地址转换通过协议,由接收单元接收的分组对应于从SIP(会话发起协议)分组,RTP(实时传输协议)分组,IP(因特网协议)分组, SRTP(安全实时传输协议)分组,ESP(封装安全有效载荷)分组,用于根据由识别单元识别的结果转换分组的分组处理单元,以及用于发送由分组转换的分组的传输单元 处理单元到外部网络或内部网络。

    파일시스템을 이용한 암호화 파일의 실시간 복호화 방법
    15.
    发明授权
    파일시스템을 이용한 암호화 파일의 실시간 복호화 방법 有权
    使用文件系统的实时分解方法

    公开(公告)号:KR100811469B1

    公开(公告)日:2008-03-07

    申请号:KR1020060069709

    申请日:2006-07-25

    Abstract: 본 발명은 파일시스템을 이용한 암호화 파일의 실시간 복호화 방법에 관한 것으로서, 특정 포맷으로 암호화된 파일에 대해 파일시스템과 응용프로그램 사이에서 연동되는 가상 파일시스템인 암호파일 복호기와, 상기 암호파일 복호기와 응용 프로그램과 연동되어 상기 암호파일 복호기를 제어하는 암호파일 복호기 제어프로그램을 이용하여 상기 암호화된 파일을 실시간으로 복호화함으로써, 암호화된 파일을 응용프로그램에 무관하게 실시간으로 복호화하여 사용할 수 있고, 특히 대용량 읽기 전용파일에 매우 유용하다.
    파일 복호화, 실시간 복호, 파일시스템

    감소된 면적을 갖는 캐리 예측 가산기
    16.
    发明公开
    감소된 면적을 갖는 캐리 예측 가산기 失效
    进位预测加法器具有减小的面积

    公开(公告)号:KR1020050040355A

    公开(公告)日:2005-05-03

    申请号:KR1020030075541

    申请日:2003-10-28

    CPC classification number: G06F7/508

    Abstract: 본 발명은 캐리 예측(CLA : Carry Look-Ahead) 가산기에 관한 것이다. 캐리 예측 가산기는 일반적으로 4비트 단위로 구성되고, 각 4비트 캐리 예측 가산기는 캐리 예측 발생기와 결합하여 더 큰 단위의 입력 신호를 처리할 수 있는 캐리 예측 가산기가 구성된다. 본 발명의 캐리 예측 가산기에서는 내부의 캐리를 생성할 때 캐리 발생 함수와 캐리 전달 함수를 이용하지 않고 각 비트에 대한 캐리를 전단 비트의 캐리를 이용하여 순차적으로 계산함으로써, 어느 정도의 전파 지연은 감수하면서 논리 게이트 회로를 단순화시킬 수 있다.

    고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법
    17.
    发明授权
    고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 有权
    高级视频聊天室视频聊天室

    公开(公告)号:KR100420555B1

    公开(公告)日:2004-03-02

    申请号:KR1020020021504

    申请日:2002-04-19

    Abstract: PURPOSE: A block coding apparatus capable of changing a high-speed session and a method for driving the same are provided to reduce a delay time due to a session change by performing a series of operations for a session change at high speed using hardware of the block coding apparatus. CONSTITUTION: A host matching unit(200) performs a standard matching function of a host. A local bus arbitrator(201) transmits instruction data and coding/decoding processing data inputted from the host and transfers coding/decoding result data and response data to the host. An instruction interpreter(207) analyzes the instruction data from the host. If the instruction data is coding/decoding processing instruction, the instruction interpreter(207) generates response data to transmit it to the host matching unit(200), and otherwise, it transmits variables required to the instruction data and a coding/decoding processing to instruct the start of a coding/decoding processing operation. A CPU(Central Processing Unit) generates response data corresponding to the instruction performance result. A code chip receives the variables from the instruction interpreter(207) to realize a block code algorithm and to perform a block coding or decoding operation. A session data memory stores data of a session key, an initialization vector, an operation mode, a condition of a session. Input/output buffer memories temporarily stores the coding/decoding processing data from the host and the coding/decoding processing result data of the code chip.

    Abstract translation: 目的:提供一种能够改变高速会话的块编码装置及其驱动方法,以通过使用硬件的高速执行用于高速会话改变的一系列操作来减少由于会话改变而引起的延迟时间 块编码设备。 构成:主机匹配单元(200)执行主机的标准匹配功能。 本地总线仲裁器(201)发送从主机输入的指令数据和编码/解码处理数据,并将编码/解码结果数据和响应数据传送给主机。 指令解释器(207)分析来自主机的指令数据。 如果指令数据是编码/解码处理指令,则指令解释器(207)产生响应数据以将其发送到主机匹配单元(200),否则,它将指令数据所需的变量和编码/解码处理发送到 指示开始编码/解码处理操作。 CPU(中央处理单元)产生对应于指令执行结果的响应数据。 代码芯片接收来自指令解释器(207)的变量以实现分组码算法并执行分组编码或解码操作。 会话数据存储器存储会话密钥的数据,初始化向量,操作模式,会话的条件。 输入/输出缓冲存储器临时存储来自主机的编码/解码处理数据和码片的编码/解码处理结果数据。

    고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법
    18.
    发明公开
    고속 세션 변경이 가능한 블록 암호화 장치 및 그 구동 방법 有权
    能够改变高速会议的块编码装置及其驱动方法

    公开(公告)号:KR1020030083100A

    公开(公告)日:2003-10-30

    申请号:KR1020020021504

    申请日:2002-04-19

    CPC classification number: H04L9/0618 H04L2209/122

    Abstract: PURPOSE: A block coding apparatus capable of changing a high-speed session and a method for driving the same are provided to reduce a delay time due to a session change by performing a series of operations for a session change at high speed using hardware of the block coding apparatus. CONSTITUTION: A host matching unit(200) performs a standard matching function of a host. A local bus arbitrator(201) transmits instruction data and coding/decoding processing data inputted from the host and transfers coding/decoding result data and response data to the host. An instruction interpreter(207) analyzes the instruction data from the host. If the instruction data is coding/decoding processing instruction, the instruction interpreter(207) generates response data to transmit it to the host matching unit(200), and otherwise, it transmits variables required to the instruction data and a coding/decoding processing to instruct the start of a coding/decoding processing operation. A CPU(Central Processing Unit) generates response data corresponding to the instruction performance result. A code chip receives the variables from the instruction interpreter(207) to realize a block code algorithm and to perform a block coding or decoding operation. A session data memory stores data of a session key, an initialization vector, an operation mode, a condition of a session. Input/output buffer memories temporarily stores the coding/decoding processing data from the host and the coding/decoding processing result data of the code chip.

    Abstract translation: 目的:提供能够改变高速会话的块编码装置及其驱动方法,以通过使用硬件进行高速会话改变的一系列操作来减少由于会话改变引起的延迟时间 块编码装置。 构成:主机匹配单元(200)执行主机的标准匹配功能。 本地总线仲裁器(201)发送从主机输入的指令数据和编码/解码处理数据,并将结果数据和响应数据传送到主机。 指令解释器(207)分析来自主机的指令数据。 如果指令数据是编码/解码处理指令,则指令解释器(207)生成响应数据以将其发送到主机匹配单元(200),否则,将指令数据所需的变量和编码/解码处理 指示开始编码/解码处理操作。 CPU(中央处理单元)产生与指令性能结果相对应的响应数据。 代码芯片从指令解释器(207)接收变量以实现块代码算法并执行块编码或解码操作。 会话数据存储器存储会话密钥的数据,初始化向量,操作模式,会话的条件。 输入/输出缓冲存储器临时存储来自主机的编码/解码处理数据和代码芯片的编码/解码处理结果数据。

    잠금 기능을 갖는 스위치
    19.
    发明授权
    잠금 기능을 갖는 스위치 失效
    开关使用锁定操作

    公开(公告)号:KR100288546B1

    公开(公告)日:2001-04-16

    申请号:KR1019990013572

    申请日:1999-04-16

    Inventor: 고행석 장태주

    Abstract: 본발명은잠금기능을갖는스위치에관한것으로특히, 특정기능을위한스위치가동작하면그 동작상태를기기의케이스를열기전에는그 스위치의동작상태를해제할수 없도록함에목적이있다. 이러한목적의본 발명은특정기능을온시키기위한기능설정부(110)와, 외부에서상기기능설정부(110)를동작시키기위한안전핀(130)과, 이안전핀(130)의삭제또는삽입을방지하여상기기능설정부(110)의동작상태를고정시키기위한잠금고정부(120)를구비함을특징으로한다.

    데이터 전송 제어 회로
    20.
    发明公开
    데이터 전송 제어 회로 失效
    用于控制数据传输的电路

    公开(公告)号:KR1020010009384A

    公开(公告)日:2001-02-05

    申请号:KR1019990027735

    申请日:1999-07-09

    Inventor: 고행석 장병화

    Abstract: PURPOSE: A circuit for controlling a data transmission is provided to control a wait inter-exclusively upon transmitting data between two CPUs driven individually. CONSTITUTION: In a circuit for controlling a data transmission, the first signal comparing section(310) compares the write signal(WR_a) of the first CPU with the read signal(RD_b) of the second CPU to determine whether an error is generated or not upon transmitting data from the first CPU to the second CPU. The second signal comparing section(320) compares the write signal(WR_b) of the second CPU with the read signal(RD_a) of the first CPU to determine whether an error is generated or not upon transmitting data from the second CPU to the first CPU. A signal operation section(330) outputs a ready signal for controlling the continuous writing and reading operations in the first and second CPUs by operating the output signals of the first and second signal comparing sections.

    Abstract translation: 目的:提供一种用于控制数据传输的电路,用于控制在单独驱动的两个CPU之间发送数据时进行等待。 构成:在用于控制数据传输的电路中,第一信号比较部分(310)将第一CPU的写信号(WR_a)与第二CPU的读信号(RD_b)进行比较,以确定是否产生错误 在将数据从第一CPU发送到第二CPU时。 第二信号比较部分(320)将第二CPU的写入信号(WR_b)与第一CPU的读取信号(RD_a)进行比较,以确定在从第二CPU向第一CPU发送数据时是否产生错误 。 信号操作部分(330)通过操作第一和第二信号比较部分的输出信号,输出用于控制第一和第二CPU中的连续写入和读取操作的就绪信号。

Patent Agency Ranking