-
公开(公告)号：KR1020050040355A
公开(公告)日：2005-05-03
申请号：KR1020030075541
申请日：2003-10-28
Applicant: 한국전자통신연구원
IPC: G06F7/50
CPC classification number: G06F7/508
Abstract: 본 발명은 캐리 예측(CLA : Carry Look-Ahead) 가산기에 관한 것이다. 캐리 예측 가산기는 일반적으로 4비트 단위로 구성되고, 각 4비트 캐리 예측 가산기는 캐리 예측 발생기와 결합하여 더 큰 단위의 입력 신호를 처리할 수 있는 캐리 예측 가산기가 구성된다. 본 발명의 캐리 예측 가산기에서는 내부의 캐리를 생성할 때 캐리 발생 함수와 캐리 전달 함수를 이용하지 않고 각 비트에 대한 캐리를 전단 비트의 캐리를 이용하여 순차적으로 계산함으로써, 어느 정도의 전파 지연은 감수하면서 논리 게이트 회로를 단순화시킬 수 있다.
-
-
公开(公告)号：KR100513160B1
公开(公告)日：2005-09-08
申请号：KR1020030075541
申请日：2003-10-28
Applicant: 한국전자통신연구원
IPC: G06F7/50
CPC classification number: G06F7/508
Abstract: 본 발명은 캐리 예측(CLA : Carry Look-Ahead) 가산기에 관한 것이다. 캐리 예측 가산기는 일반적으로 4비트 단위로 구성되고, 각 4비트 캐리 예측 가산기는 캐리 예측 발생기와 결합하여 더 큰 단위의 입력 신호를 처리할 수 있는 캐리 예측 가산기가 구성된다. 본 발명의 캐리 예측 가산기에서는 내부의 캐리를 생성할 때 캐리 발생 함수와 캐리 전달 함수를 이용하지 않고 각 비트에 대한 캐리를 전단 비트의 캐리를 이용하여 순차적으로 계산함으로써, 어느 정도의 전파 지연은 감수하면서 논리 게이트 회로를 단순화시킬 수 있다.
-
-
Search Results
3
records
(took 0.016 seconds)
