-
公开(公告)号：KR1019990018547A
公开(公告)日：1999-03-15
申请号：KR1019970041734
申请日：1997-08-27
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭 장치.
2. 발명이 해결하려고 하는 기술적 과제
입출력 포트간의 관계가 물리적 논리적으로 다대다의 개념을 갖도록 하고, 트래픽 흐름제어 및 오류셀 제거가 가능하도록 하고자 함.
3. 발명의 해결방법의 요지
그룹핑된 출력포트의 주소정보를 제공하는 수단; 재순환된 셀들과 새로운 셀들을 입력받아 라우팅과정을 통해 출력링크를 할당하거나 출력링크를 할당받지 못한 셀들을 우회링크로 출력하는 라우팅수단과; 상기 우회링크를 통해 입력된 셀들중 재순환 경로수 만큼 선별하여 재순환 경로로 출력하는 수단; 상기 재순환되는 셀의 동기를 맞추는 수단; 재순환되는 셀의 개수를 카운팅하여 임계치 이상이면 역방향 흐름제어를 요청하는 수단; 역방향 흐름제어가 요청되면 요청신호가 있는 출력포트로의 셀 출력을 억제시키는 수단; 오류셀을 일정시간내에 제거하는 수단; 및 재순환되지 못하고 손실되는 셀들을 입력포트별로 카운팅하는 카운팅수단을 구비한다.
4. 발명의 중요한 용도
ATM 스위칭 장치 및 고정길이 패킷 스위칭 장치에 이용됨.-
公开(公告)号：KR100194813B1
公开(公告)日：1999-06-15
申请号：KR1019960062143
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H04L12/56
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템.
2. 발명이 해결하려고 하는 기술적 과제
입출력 포트간의 관계가 물리적 논리적으로 다대다의 개념을 갖도록 하여 스위치의 셀 처리 능력을 향상시키고자 함.
3. 발명의 해결방법의 요지
그룹핑된 출력 포트의 주소 정보를 제공하는 수단과, 다수의 재순환 경로를 통해 재순환된 셀들과 외부로부터 새로이 입력되는 셀들을 입력받아 출력그룹 주소와 입력된 셀의 목적지 주소가 동일한 경우 출력 링크를 할당하고, 출력 링크를 할당받지 못한 셀들은 다수개의 우회링크를 통해 출력하는 라우팅수단과, 상기 다수개의 우회링크를 통해 입력된 셀들 중 재순환 경로수 만큼 선별하여 재순환 출력링크를 통해 출력하는 수단, 및 상기 재순환 출력링크를 통해 입력된 재순환되는 셀의 동기를 맞추어 상기 라우팅수단으로 출력하는 수단을 구비함.
4. 발명의 중요한 용도
ATM 스위칭 장치 및 고정길이 패킷 스위칭 장치에 이용됨.-
公开(公告)号：KR1019980044114A
公开(公告)日：1998-09-05
申请号：KR1019960062143
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H04L12/56
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템.
2. 발명이 해결하려고 하는 기술적 과제
입출력 포트간의 관계가 물리적 논리적으로 다대다의 개념을 갖도록 하여 스위치의 셀 처리 능력을 향상시키고자 함.
3. 발명의 해결방법의 요지
그룹핑된 출력 포트의 주소 정보를 제공하는 수단과, 다수의 재순환 경로를 통해 재순환된 셀들과 외부로부터 새로이 입력되는 셀들을 입력받아 출력그룹 주소와 입력된 셀의 목적지 주소가 동일한 경우 출력 링크를 할당하고, 출력 링크를 할당받지 못한 셀들은 다수개의 우회링크를 통해 출력하는 라우팅수단과, 상기 다수개의 우회링크를 통해 입력된 셀들 중 재순환 경로수 만큼 선별하여 재순환 출력링크를 통해 출력하는 수단, 및 상기 재순환 출력링크를 통해 입력된 재순환되는 셀의 동기를 맞추어 상기 라우팅수단으로 출력하는 수단을 구비함.
4. 발명의 중요한 용도
ATM 스위칭 장치 및 고정길이 패킷 스위칭 장치에 이용됨.-
公开(公告)号：KR100137559B1
公开(公告)日：1998-07-01
申请号：KR1019940035053
申请日：1994-12-19
Abstract: 본 발명은 쓰기제어수단(A); 입력레지스터(B); 쓰기포인터(D); 읽기제어수단(G); 플래그 발생수단(C); 읽기포인터(E); 메모리수단(F); 및 출력 레지스터(H)를 구비하는 것을 특징으로 하여, 어떠한 플래그도 특정 클럭에 동기를 시킬 수 있으며, 이에 따라 개발 시스템 클럭에 동기된 설계시 용이한 디바이스가 될 것이며, 향후 도래하는 광대역 종합정보 통신망(B-ISDN) 뿐만 아니라 비동기식 전달모드 LAN(Local Area Network)에서 응용성이 부각되는 고정길이 패킷 통신을 위한 저장 패킷수를 표시해 줄 수 있어 새롭게 도래하는 통신망에 소요되는 핵심장치의 구현을 용이하게 하는 효과가 있는 선입선출장치에 관한 것이다.
-
公开(公告)号：KR1019960027819A
公开(公告)日：1996-07-22
申请号：KR1019940034756
申请日：1994-12-16
IPC: H04L12/56
Abstract: 본 발명은 출력버퍼형의 구조를 가지며, 출력단의 일시적인 오버플로우 발생으로부터 스위칭 장치를 보호하고 전체 성능을 높히기 위하여 상호 간에 흐름제어 구조를 갖는 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치에 관한것으로, 출력단에서 일시적으로 발생하는 오버플로우로 인한 스위칭 장치의 장애를 방지하므로서, 스위칭 장치의 전체동작을 보호하고 전체 성능을 향상시킬 수 있으며, 또한 스위칭 장치에서 한 출력패킷로 트래픽이 몰리는 현상이 발생하여도 과도한 셀 손실 없이 처리가 가능하며, 아울러 속도 이득효과에 따라 소요 버퍼의 축소 효과 뿐만 아니라 내부버퍼로의 입력트래픽이 버스트 특성을 갖는 경우에도 원활히 처리할 수 있다. 또한, 여러 가입자로 동시에 분배되는 방송형 서비스를 제공할 수 있도록 셀을 복제하는 기능을 가지므로, 여러 가입자가 분배 서비스를 받을 수 있어 채널의 효율성을기할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019960003187A
公开(公告)日：1996-01-26
申请号：KR1019940013546
申请日：1994-06-15
IPC: H04L12/54
Abstract: 본 발명은 사설망 및 광대역 종합정보통신망(B-ISDN)의 구성에 있어서 분산된 서비스 가입자를 효율적으로 수용하기 위한 분산형 엑세스 네트워크 시스템에 관한 것으로, 그 효과는 향후 권고안의 기능추가와 다른 요구사항의 출현시 쉽게 적응하도록 광케이블이 아닌 동축선과 같은 물리매체 및 토롤로지의 변환에 적응이 용이한 시스템구조를 갖도록 설계되었으며 또한 서비스 처리 관점에서 볼 때, 기존의 서비스 뿐만 아니라, 앞으로 실용화될 B-ISDN서비스를 지원할 수 있는 포용성을 갖추어야 하는데 이를 위해 DANS는 기본적인 B-NT2 기능을 포함하여, 원격다중화 노드 기능, 엑세스 노드 기능, 내부호 교환 노드 기능등을 포함하는,기능이 확장된 헝태의 가입자 엑세스망으로 운용될 수 있다.
-
公开(公告)号：KR100238448B1
公开(公告)日：2000-01-15
申请号：KR1019970060635
申请日：1997-11-17
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 다단상호접속망(Multistage Interconnection Network) 방식에 의해 구성되는 확장된 ATM 스위치 구조에서 확장 스위치 네트워크를 구성하는 각 단위 스위치 노드의 고장을 실시간으로 검출하는 방법에 대한 것으로서, 시스템의 입출력 정합부에 시험 셀의 발생 및 검출을 하는 기능과 시험 셀의 발생을 제어하고, 검출된 시험 셀을 분석하여 단위 스위치 노드의 고장을 판별하는 기능부 및 고장 판별 기능부내에서 고장을 판별하는데 사용되는 알고리즘 수행부등으로 구성되어 단위 스위치 노드의 고장을 서비스 제공 중에 검출함으로서 신속한 시스템의 유지 보수를 지원하고, 고장 발생시 대처할 수 있는 기능의 기반을 제공하는 효과가 있다.
-
公开(公告)号：KR100131850B1
公开(公告)日：1998-04-21
申请号：KR1019940024375
申请日：1994-09-27
IPC: H04L12/433
Abstract: 본 발명은 전용 방송 버스 구조를 갖는 소규모 출력 버퍼형 ATM 스위칭 장치에서 주요 기능 처리부인 출력처리부의 구성을 두단계 버퍼링 방법과 속도 이득 방법 및 입력셀들의 동기/비동기 상태에 무관하게 동작하는 방법을 이용하여 입력 포트수가 16이하인 소규모 출력 버퍼형 ATM 스위칭 장치를 장치 구성에 소요되는 버퍼수의 절감효과 및 버스트 트래픽 처리 기능이 우수하고 내부 제어가 간단하도록 구성한 출력 버퍼형 에이,티,엠(ATM) 스위칭 장치에 관한 것으로, 일반적인 출력 버퍼형 스위칭 장치보다 소요 버퍼의 축소 효과를 제공하면서, 기존의 넉아웃 스위칭 장치는 제어 방식이 갖는 장점보다는 장치의 구성이 상대적으로 복잡하나 본 발명은 장치의 용량이 16이하의 소규모일 경우로 한정하여 보다 장치의 구성을 단순화시키면서도 한 출력 � �속부로 셀이 동시에 몰리는 트래픽에 대한 처리 특성을 강화시킨다.
-
公开(公告)号：KR100126850B1
公开(公告)日：1998-04-01
申请号：KR1019940034519
申请日：1994-12-15
IPC: H04L12/823 , H04L12/24
Abstract: A pause packet removing apparatus for a fixed length packet communication includes: input register(10) for receiving an external input clock signal(ICLK) and a packet data [ID(8:0) of 8-bit width and arranging it; a packet input controller(20) for determining if the output packet from the input register(10) is stored in FIFO memory(30) or not, and generating a control signal; a packet output controller(40) for generating a control signal to output a packet stored in the FIFO memory(30) according to a control of the packet input controller(40); and an output register(50) for arranging an output data of the FIFO memory(30) according to a control of the packet output controller(40). The pause packet removing apparatus prevents a system hindrance caused by an incomplete packet, and removes a pause packet although a packet longer than a fixed length is received or a short packet is received.
Abstract translation: 用于固定长度分组通信的暂停分组去除装置包括：用于接收外部输入时钟信号（ICLK）的输入寄存器（10）和8位宽度的分组数据[8（0））并将其排列; 分组输入控制器（20），用于确定来自输入寄存器（10）的输出分组是否存储在FIFO存储器（30）中，并产生控制信号; 分组输出控制器（40），用于根据分组输入控制器（40）的控制产生控制信号以输出存储在FIFO存储器（30）中的分组; 以及输出寄存器（50），用于根据分组输出控制器（40）的控制来布置FIFO存储器（30）的输出数据。 暂停分组去除装置防止由不完整分组引起的系统障碍，并且尽管接收到长于固定长度的分组或接收到短分组，但是去除暂停分组。
-
公开(公告)号：KR100126848B1
公开(公告)日：1998-04-01
申请号：KR1019940034756
申请日：1994-12-16
IPC: H04L12/56
CPC classification number: H04L12/5601 , H04J3/247 , H04L49/106 , H04L49/3081 , H04L2012/5672 , H04L2012/5681 , H04L2012/5684
Abstract: There is provided a switching device of fixed length packet using a multiplexor and a demultiplexor. The switching device has a output buffer typed structure and includes a plurality of input port driving units(IPDU:31), a plurality of switch input demultiplexor units(SIDU: 31), a plurality of switch output multiplexor units(SOMU: 33), a plurality of output port driving units(OPDU: 34), a plurality of switch module control unit(SMCU: 36), a switch change-over control unit(SCCU: 37), a processor interface control unit(PICU: 38), and a reset control unit(RSCU:39). The switching device protects itself from temporary overflow of output terminal to enhance the overall performance.
Abstract translation: 提供了一种使用多路复用器和解复用器的固定长度分组的交换设备。 开关装置具有输出缓冲器类型结构，包括多个输入端口驱动单元（IPDU：31），多个开关输入解复用器单元（SIDU：31），多个开关输出多路复用器单元（SOMU：33） 多个输出端口驱动单元（OPDU：34），多个开关模块控制单元（SMCU36），开关切换控制单元（SCCU：37），处理器接口控制单元（PICU：38） 和复位控制单元（RSCU：39）。 交换设备可以防止输出终端的暂时溢出，从而提高整体性能。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.025 seconds)
