公开(公告)号：KR1019990053400A

公开(公告)日：1999-07-15

申请号：KR1019970073023

申请日：1997-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전종암 ,  김찬 ,  박영호 ,  김익균 ,  차영욱 ,  이규호 ,  김협종 ,  김재근

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 ATM 호스트 어뎁팅 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 ATM 호스트에서 소정 주기마다 순간적으로 셀을 가산하여 공유 매체상의 트래픽 특성을 손상시키는 현상을 막을 수 있는 ATM 호스트 어뎁팅 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 패킷 정보, 수신 셀 및 파라미터를 저장하고 있는 저장수단; 시스템 접속수단과, 마스터수단과, 슬레이브수단과, 프로세싱수단과, 정합수단과, 접속수단과, 중재수단을 갖는 망접속 조절수단; 및 상기 저장수단과 망 접속 조절수단을 접속하는 부접속수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 일반적인 ATM 호스트 뿐만 아니라, 소규모 공유 매체 형태의 ATM 망에 접속된 ATM 장치에도 채용하는데 이용됨.

公开(公告)号：KR1019990052153A

公开(公告)日：1999-07-05

申请号：KR1019970071602

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 국경묵 ,  노장래 ,  정해원 ,  김재근

IPC: H04L12/28

Abstract: 본 발명은 ATM 크로스컨넥터의 스위치 구성시에 소요되는 스위칭 소자 수의 반으로도 내부 교환 기능이 필요없도록 하는 단순 2 단 스위칭소자 연결구조를 갖는 ATM 크로스컨넥터에 관한 것으로, 이와같은 본 발명은 SNI로 통신망과 접속하는 망측 정합부와, UNI로 가입자측과 접속하는 가입자 정합부와 가입자 측끼리의 내부 교환 기능이 필요없는 크로스컨넥트 기능을 수행하는 스위치부와, 전체 시스템의 연결등을 제어하는 시스템 제어부와, 외부의 망관리 시스템과의 접속을 담당하는 망관리 인터페이스부와, 시스템 전체의 전원과 망 동기 클럭을 공급하는 전원 및 망동기부로 구성된다.

公开(公告)号：KR1019990043489A

公开(公告)日：1999-06-15

申请号：KR1019970064496

申请日：1997-11-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김찬 ,  이규호 ,  김재근 ,  전종암 ,  김협종

IPC: H04L29/10

Abstract: 본 발명은 ASIC 등의 회로에서 여러 기능 블럭이 외부의 메모리를 사용할 때 이 블럭간의 메모리 사용요구를 중재하여 처리하며 외부의 메모리의 속도에 상관없이 단일한 인터페이스를 제공하는 것을 목적으로 하며 본 발명은 읽기회로, 쓰기회로, 그리고 읽기/쓰기 중재회로로 나뉘어 지며, 읽기회로는 다시 읽기 중재회로, 읽기 타이밍 제어회로, 데이타 전달회로로 나뉘어 지고, 쓰기회로는 다시 쓰기 중재회로, 쓰기 타이밍 제어회로로 나뉘어 진다. 읽기회로와 쓰기회로는 외부 메모리와의 속도정합을 위하여 각각 FIFO를 가지고 있다.

公开(公告)号：KR1019990043123A

公开(公告)日：1999-06-15

申请号：KR1019970064109

申请日：1997-11-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전종암 ,  김협종 ,  김찬 ,  이규호 ,  김재근

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 비동기 전달 모드 셀 세그멘테이션 시스템의 직접 메모리 읽기 및 셀 송출 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 원리
본 발명은 ATM 셀로 분할하여 전송할 데이타가 호스트 메모리의 임의의 위치에 있도록 허용할 수 있도록 DMA 읽기 기능을 강화하는 직접 메모리 읽기 및 셀 송출 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 주변 구성요소 내부접속 메모리 읽기를 요구하는 읽기 제어수단; 전달된 데이터로부터 필요한 바이트만 뽑아서 정렬하여 출력하는 정렬수단; 상기 정렬수단에 남아있는 바이트들을 송출시키는 셀 송출수단; 및 내부에 가지고 있던 데이터를 출력하는 셀 선입선출수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 비동기 전달 모드 셀 세그멘테이션 시스템으로부터 주변 구성요소 인터페이스 메모리에서 직접 데이터를 읽어 송출하는데 이용됨.

公开(公告)号：KR100132951B1

公开(公告)日：1998-04-21

申请号：KR1019940036957

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이동춘 ,  김재근 ,  김호건 ,  이호재

IPC: H04L12/43

公开(公告)号：KR100126846B1

公开(公告)日：1998-04-01

申请号：KR1019940035062

申请日：1994-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김홍주 ,  김재근 ,  김호건 ,  진성언

IPC: H04L12/43

Abstract: A multiplexer of a STM-4 class equalizing a connection relation of 4 AUG signals forming STM-4 signal, and easily employs DS1-N, DS1-E, DS3 signal and a STM-1 signal unit, thereby providing a stable STM-4 multiple device. The multiplexer includes: a DS1-N signal AUG multiplexer(1) for multiplexing DS1-N signal; a DS1-E signal AUG multiplexer(1) for multiplexing DS1-E signal; a AUG multiplexer(3) of DS3 signal to multiplex DS3 signal; STM-1 signal forming means(4) for receiving STM-1 signal as an input; STM-4 signal forming means(5) having a commong parallel AUG data and a reference clock format; and a system timing generator for providing a system timing to the multiplexers(1,2,3,4,5).

Abstract translation: STM-4类的多路复用器使形成STM-4信号的4个AUG信号的连接关系均衡，并且容易地采用DS1-N，DS1-E，DS3信号和STM-1信号单元，从而提供稳定的STM-4 多设备。 多路复用器包括：用于复用DS1-N信号的DS1-N信号AUG多路复用器（1） DS1-E信号AUG多路复用器（1），用于复用DS1-E信号; DS3信号的AUG多路复用器（3），用于复用DS3信号; 用于接收STM-1信号作为输入的STM-1信号形成装置（4） 具有通用并行AUG数据和参考时钟格式的STM-4信号形成装置（5） 以及用于向多路复用器（1,2,3,4,5）提供系统定时的系统定时发生器。

公开(公告)号：KR1019970056289A

公开(公告)日：1997-07-31

申请号：KR1019950053162

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 전종암 ,  신현식 ,  박영호 ,  김재근

IPC: H04L12/56

Abstract: 본 발명은 비동기 전달 모드(ATM)계층 수신 운용 및 유지 보수(OAM) 셀 처리 장치에 관한 것으로서, 수신된 사용자 셀의 헤더로부터 채널 인식자(VPI/VCI), 셀의 페이로드에 대한 BIP-16값, 셀 헤더의 셀손실 우선 순위(CLP)값, 연결 인식자를 추출하여 출력하는 수신 사용자 셀 감시 수단(1); 입력된 셀 데이타의 CRC 검사를 수행하는 CRC 검사 수단(2); 상기 CRC 검사 수단(2)으로부터 수신된 OAM 셀의 OAM 타잎과 기능타잎 만를 참고하여 각종 OAM 셀을 분리하여 출력하는 OAM 셀 분리 수단(3); 메타신호 셀을 입력받아 별도의 처리없이 출력하는 메타신호 셀 처리 수단(6); 활성/비활성 셀을 입력받아 별도의 처리없이 출력하는 활성/비활성 셀 처리 수단(7); 자원관리 셀을 입력받아 별도의 처리없이 출력하는 자원관리 셀 처리 수단(8); 시스템 관리 셀을 입력받아 별도의 처리없이 출력하는 시스템 관리 셀 처리 수단(9); CPU와 정합기능을 수행하는 CPU 접속 수단(11); 상기 각 셀 처리부로 부터 셀 단위의 데이타를 저장하는 OAM 셀 메모리 수단(10); 경보셀을 입력받아 처리하는 경보 셀 처리 수단(20); 사용자 셀 또는 연속성 검사 셀이 수신되는 지를 파악하여 출력하는 연속성 검사 셀 처리 수단(30); 루프백 셀을 입력받아 발신처 인식자 및 루프백 위치 인식자를 검사하여 출력하는 루프백 셀 처리 수단(40); 및 순방향 감시셀과 역방향 보고 셀을 입력받아 성능 누적 정보를 저장하여 출력하는 성능관리 셀 처리 수단(5)을 구비하여 UNI/NNI에 적용되는 F4/F5 레벨의 ATM계층 OAM셀 중 실시간 처리가 요구되는 성능 관리 셀, 장애 관리 셀을 처리하는 기능 및 실시간 처리가 요구되지 않는 ATM 계층의 셀들인 활성/비활성 셀 및 자원관리 셀, 시스템 관리 셀, 메타신호 셀의 경우 CRC-10, CRC-32 검사를 수행한 후 유효 셀만을 OAM 셀 메모리를 통하여 CPU에 전달하는 기능을 제공할 수 있는 구조로서 효율적으로 ATM 계층의 OAM 셀을 처리할 수 있는 효과가 있다.

公开(公告)号：KR1019970049598A

公开(公告)日：1997-07-29

申请号：KR1019960019877

申请日：1996-06-04

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영호 ,  전종암 ,  김재근

IPC: G06F12/08

Abstract: 본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; CAM)에 관한 것으로서, 수시로 번지 등록 및 해제가 이루어지며, 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시켜 3-포트(port)개념을 도입하고, 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능케 함으로 이에 대한 신뢰성을 높인 3-포트 CAM을 제공하기 위해 메모리의 등록 데이타의 저장, 해제 그리고 확인기능을 수행하기 위한 제어신호를 출력하는 CPU 제어부(21), 메모리에 등록된 데이타의 유효성 여부를 나타내는 엠티신호를 출력하는 엠티 제어부(22), 등록 데이타를 저장하여 출력하고, 외부의 전송로로부터 입력되는 수신 데이타를 메모리에 저장된 송수신 관련 데이타와 비교하여 그 결과인 매칭신호를 출력하는 룩업 테이블(23), 메모리에 저장된 등록 데이타를 저장하여 읽기 번지에 의해 출력하는 CPU 일기선택부(24), 수신 데이타의 반환 데이타와 라우팅 정보를 출력하는 수신 반환 선택부(25), 송신 데이타의 반환 데이타를 출력하는 송신 반환 선택부(26)를 구비하여 고속의 번지 변환이 가능하고 번지 변환의 신뢰성을 향상시키는 효과가 있다.

公开(公告)号：KR1019970008911B1

公开(公告)日：1997-05-30

申请号：KR1019940019539

申请日：1994-08-08

Applicant: 한국전자통신연구원

Inventor： 박영호 ,  엄두섭 ,  김재근

IPC: H04L12/46

Abstract: A layer connection tester using the header error control(HEC) fields of the ATM cell in the local system where enables to open the permanent communication path through the CPU between the divided chips, and finds the connection bit error and connection error. The said tester consists of the first connection means(5) where inserts the data to detect the connection error into the HEC fields of the transmission data; the first receipt connection means(9) where outputs the data to the FIFO(12) and the error mark data and result signal to out-side, the second connection means(13) where inserts the data to detect the connection error into the HEC fields of the transmission data; the second receipt connection means(7) where outputs the data to the FIFO(6) and the error mark data and result signal to out-side.

Abstract translation: 使用本地系统中ATM信元头标错误控制（HEC）字段的层连接测试仪，可以通过CPU在划分的芯片之间打开永久通信路径，并发现连接位错误和连接错误。 所述测试器包括第一连接装置（5），其将数据插入到传输数据的HEC字段中以检测连接错误; 第一接收连接装置（9），其将数据输出到FIFO（12），并将错误标记数据和结果信号输出到外侧;第二连接装置（13），其插入数据以检测连接错误到HEC 传输数据的字段; 第二接收连接装置（7），其将数据输出到FIFO（6），并将错误标记数据和结果信号输出到外侧。

公开(公告)号：KR1019960027720A

公开(公告)日：1996-07-22

申请号：KR1019940036957

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이동춘 ,  김재근 ,  김호건 ,  이호재

IPC: H04L12/43

Abstract: 본 발명은 동기식 디지틀 회선분배장치(SDH DXC)용 복합형 망보호/복구 장치에 관한 것으로, 운용모듈(10A, 10C)과 보호모듈(10B, 10D)로 이중화되어 있는 제1 내지 제4 I/O 모듈(10A 내지 10D); 상기 제1 I/O 운용모듈(10A)과 제2 I/O 보호모듈(10B) 사이에, 상기 제3 I/O 운용모듈(10C)과 제4 I/O 보호모듈(10D) 사이에 각각 접속되어 스팬(SPAN) 절체를 수행하는 스팬 연결군(16); 상기 제1 I/O 운용모듈(10A)과 제3 I/O 운용모듈(10C) 사이에 접속되어 양측 방향별 2선 양방향링을 구성하는 BLS/2F 연결군(17); 상기 제1 내지 제4 I/O 모듈(10A 내지 10D)에 접속되어 양측 방향별로 송·수신 운용선로(2선)와 보호선로(2선)를 구성하는 BLS/4F 연결군(18); 및 상기 I/O 모듈(10A 내지 10D)을 통해서 접속된 AU 신호간의 교차연결(Cross-connect) 기능을 수행하며, 자국내에 분기 삽입할 신호들을 분류하는 기능을 수행하는 절체(DXC)모듈(15)을 구비하여 여러 망구성 형태에 따라 하드웨어 모듈 또는 소프트웨어 모듈의 교체없이 각각의 망보호/복구기능에 융통성있게 적용할 수 있다.