Abstract:
본 발명은, 192 × 192 스위치를 192 × 1 단위 스위치 32개 모듈과 6 × 1 단위스위치 32개 모듈을 통해 구성상 6배의 게이트 감소효과를 가지도록 한 192 × 192 스위치 회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여 본 발명은, 입력데이타(IN1 ~ IN192)를 입력받아 제어신호에 따라 1개를 선택하여 출력하는 192 × 1 단위 스위치와, 외부의 선택 타이밍신호(SEL1 ~ SEL3)을 입력받아 상기 192 × 1 단위스위치가 192 × 6 단위스위치 기능을 하도록 제어하는 6 × 1 단위스위치와, 상기 6 × 1 단위스위치와 결합하여 선택 타이밍신호(SEL1 ~ SEL3)의 타이밍 제어에 따라 192 × 1 단위스위치의 입력 데이타 중 하나를 출력시키기 위한 연결 매트릭스(Connection Matrix)를 구비한 단위 스위치 모듈을 32개 포함하는 것을 특징으로 하여, 구성상 하드웨어를 단순화한 효과를 � �진다.
Abstract:
본 발명은 기준 클럭을 이용한 위상 정렬기에 관한 것으로, 출력 시스템 클럭과 출력 기준 클럭에 위상이 정렬하여 출력되기 위해서 동일한 위상의 읽기 클럭을 제공하는 읽기 클럭 발생수단; 시스템 클럭과 기준 클럭을 이용하여 데이타 버퍼 인에이블 클럭을 생성하는 쓰기 클럭 발생부와 상기 쓰기 클럭발생부로부터의 입력 시스템 클럭과 입력 기준 클럭에 의해 입력 데이타를 래치하는 데이타 버퍼부로 구성되어 다수의 입력 버스 제어수단을 구비하되, 상기 다수의 입력버스 제어수단은, 각각의 데이타 버퍼부에 서로 상이한 위치에 래치되어 있는 입력 데이타를 출력 시스템 클럭과 출력 기준 클럭에 위상이 정렬하여 출력되기 위해서 동일한 위상의 읽기 클럭을 제공하는 상기 읽기 클럭 발생수단으로부터 제공 받아 출력하는 것을 특징으로 한다.
Abstract:
본 발명은 기준 클럭을 이용한 위상 정렬기의 위상 변화 상태 감지기에 관한 것으로, 출력 시스템 클럭과 출력 기준 클럭에 위상이 정렬하여 출력되기 위해서 동일한 위상의 읽기 클럭을 제공하는 읽기 클럭 발생수단; 시스템 클럭과 기준 클럭을 이용하여 데이타 버퍼 인에이블 클럭을 생성하는 쓰기 클럭 발생수단; 상기 쓰기 클럭발생수단으로부터의 입력 시스템 클럭과 입력 기준 클럭에 의해 입력 데이타를 래치하였다가 출력 데이타를 출력하는 데이타 버퍼수단; 상기 쓰기 클럭 발생수단으로부터 쓰기 클럭 어드레스와 상기 읽기 클럭 발생수단으로부터의 읽기 클럭어드레스를 입력받고, 입력 시스템 클럭과 기준 클럭, 출력 시스템 클럭과 출력기준 클럭을 입력으로 하여 위상 상태 감지신호를 출력하는 위상 상태 감지수단을 구비하는 것을 특징으로 한다.
Abstract:
본 발명은 AU3/4 단위 스위치 장치등의 다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여, ASIC간 무결성을 확보하기 위하여 SDH 오버헤드중 B1 바이트를 저장영역으로하고 기존의 단순 BIP회로(11내지 15)를 ASIC내에 첨가하여 시스템 차원에서의 장애위치를 파악할 수 있도록 구성하였다.이에 따라 본 발명은, 다수의 ASIC을 사용하는 다단 광대역 스위치 장치등에서 ASIC간의 장애 위치를 보다 쉽게 감지할수 있어 시스템의 유비보수를 수월하게 하는 효과를 가진다.
Abstract:
a timing generating unit for generating a clock having a period by pulse width in a reference clock by inputting a reference clock signal; an abnormal state watching unit for generating a signal STAT-S to latch a normal signal, a signal to inform that an abnormal state exists, and a signal STAT-B to inform that there is no abnormal state by using a period clock signal generated from in the timing generating unit; and an interrupt generating unit for producing abnormal and normal interrupt by using an output signal of the state watching unit, and operating with a microcomputer.
Abstract:
The mapper multiplies/demultiplies 3 VC12 (Virtual Container 12) signals to TUG21 (Tributary Unit Group 21) signals after mapping the CEPT (Conference of European and Telegram) DS1 dependant signals to the VC12 signals in the synchronous transmission system. The mapper includes an HDB3 (High Density Bipolar 3) decoder (1) converting the CEPT DS1 signal to NRZ (Non-Return to Zero) signal, a C12 mapper (3) converting the NRZ signal to the C12 signal, and a VC12 mapper (4) inserting the V5 pass overhead data into the C12 signal and generating the VC12 signal by inserting the stuffing control signals (C1,C2) and stuff bits (S1,C2).
Abstract:
본발명은광전달망시스템에있어서선형자동보호절체를수행하는장치및 시스템, 및이를이용한방법을제공한다. 보호절체를수행하기위한장치를하드웨어적으로구성하여보호절체시간을개선하고, ODUk 수준의효과적인선형자동보호절체장치및 시스템, 및이를이용한방법을제공하는것을목적으로한다. 본발명은운용경로및 예비경로의신호장애정보를검출하고, 운용경로및 예비경로의절체상태를결정하며, 절체상태에기초하여트래픽경로의활성화를제어하는명령을생성하여, 운용경로의신호실패가발생하는경우트래픽경로의변경을수행할수 있다. 본발명은상대적으로처리속도가느린소프트웨어로수행되는보호절체를대체할수 있고, 자동보호절체장치를하드웨어적으로구성하여신속하게절체를수행할수 있다.