다계층 통합 패브릭 스위치 기반의 패킷-회선 통합 전송 시스템에서 OTN 트래픽 관리 장치 및 방법
    1.
    发明授权
    다계층 통합 패브릭 스위치 기반의 패킷-회선 통합 전송 시스템에서 OTN 트래픽 관리 장치 및 방법 有权
    在基于多层集成光纤交换机的分组集中传输系统中管理OTN业务的设备和方法

    公开(公告)号:KR101819269B1

    公开(公告)日:2018-02-28

    申请号:KR1020140080128

    申请日:2014-06-27

    Inventor: 이원경 김호건

    CPC classification number: H04Q11/0066 H04J3/1658 H04L47/36 H04Q2011/0064

    Abstract: 본발명은광 트래픽네트워크(Optical Traffic Network : OTN) 트래픽을수용하여다계층통합스위치로전송하거나, 상기다계층통합스위치로부터셀 단위의트래픽을수용하여 OTN 트래픽을생성한후 네트워크인터페이스로전송하는 OTN 라인카드에포함된트래픽관리장치로, 인터라켄패킷을 OTN 프레임으로생성하여송수신하는네트워크인터페이스부와, 상기다계층통합패브릭스위치와셀 데이터를송수신하는패브릭인터페이스부와, 상기네트워크인터페이스로부터출력된 OTN 프레임에 ODU 페이로드사이즈정보가포함된 FTMH 오버헤더를부가하여상기패브릭인터페이스부에전달하는인그레스트래픽매니저와, 상기패브릭인터페이스부로부터출력된셀 데이터의 FTMH 오버헤더에기록된 ODU 페이로드크기를고려하여큐잉속도와디큐잉속도를조절하는이그레스트래픽매니저를포함한다.

    Abstract translation: 本发明的银矿交通网络(光交通网络:OTN)接收该通信量被转移到层集成开关,或多容纳来自层集成开关OTN线的电池单元的流量创建OTN业务之后要被发送到网络接口 包括在所述卡中的业务管理设备,因特拉肯分组到网络接口单元,以及结构接口单元,从网络接口到多传送输出的OTN帧和接收层集成结构交换机和一个信元数据,以生成与接收OTN帧 并且FTMH开销包括ODU有效载荷大小信息到结构接口单元,以及ODU有效载荷大小记录在从结构接口单元输出的信元数据的FTMH开销中 排队速度包括出口流量管理器控制排队速度 。

    2.5Gbps급 (STM-16) 입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치
    2.
    发明授权
    2.5Gbps급 (STM-16) 입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치 失效
    同步十字交叉连接装置2.5GBPS(STM-16)输入/输出链路和环网络链接功能

    公开(公告)号:KR100211987B1

    公开(公告)日:1999-08-02

    申请号:KR1019960064709

    申请日:1996-12-12

    CPC classification number: H04Q11/0478 H04J2203/0041 H04J2203/0042

    Abstract: 본 발명은 디지틀 전송 분야의 동기식 전송 시스템 분류 중 단국형, 분기 결합형, 교차 연결형 중에서 교차 연결형에 속하는 것으로서 2.5Gbps급(STM-16)입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치에 관한 것이다.
    본 발명은 다수의 STM-16 신호에 대한 입출력 기능을 수행하는 입출력 수단과, 상기 입출력 수단의 신호를 교차/연결하는 신호 교차 수단과, 상기 입출력 수단과 상기 신호 교차 수단에 필요한 동기 신호를 출력하는 동기 수단으로 구성되어, 기능부간 다중화된 병렬 AUG 데이타의 접속 관계를 동일하게 함으로써 융통성 있는 기능 구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬처리하여 안정된 장치를 제공하고, 국간 전송 용량이 2.5Gbps급인 구간에서는 별도의 장치 없이 전송 능력을 가지므로, 규모면에서 경제적이고 효율적으로 구성할 수 있으며, 즉각적인 링 복구 기능을 가짐으로써 생존도를 향상시킨다는 장점이 있다.

    회선분배시스템을 이용한 메시구조의 네트워크에서 선계획다중선택기 다중계층복구방법
    3.
    发明公开
    회선분배시스템을 이용한 메시구조의 네트워크에서 선계획다중선택기 다중계층복구방법 失效
    线路规划复用器在使用电路分配系统的网状结构网络中的应用

    公开(公告)号:KR1019990038492A

    公开(公告)日:1999-06-05

    申请号:KR1019970058242

    申请日:1997-11-05

    Abstract: 본 발명은 동기식 네트워크에서 회선분배시스템(DCS)을 이용하여 망의 장애를 복구하는 다중 계층 복구방법에 관한 것으로, 종래에는 선계획 선로 복구를 하고, 복구되지 않는 경우에 2차적으로 다이나믹 선로 복구 또는 선계획 경로복구를 수행하거나, 3차적으로 다이나믹 경로 복구를 수행했으나, 본 발명에서는 상기 선계획선로복구단계와 상기 다이나믹 경로복구단계에 선계획 다중선택기복구단계를 부가함으로써, 상기 선계획 선로복구 단계에서 장애를 복구하기 위하여 복구메세지를 전파하는 중에 다른 선로 장애의 여파로 복구가 완료되지 못하였을 경우, 복구를 할 수 없는 장애내용을 포함하는 장애검출 응답메시지를 전달함으로써 센더에서 다중선로 장애를 인식하여, 해당 장애가 발생한 노드를 중심으로 연결된 노드들을 다중선택기로 선� �하여 다른 선로를 통하여 망의 장애를 복구하고, 복구가 안된 채널에 대해서는 상기 상기 다이나믹 경로 복구단계를 수행함으로써 다중 선로와 노드 장애에 대하여 빠른 복구 시간과 높은 복구율을 갖게 하고 있다.

    신호프레임 정렬 및 신호감시기
    4.
    发明公开
    신호프레임 정렬 및 신호감시기 失效
    信号帧对齐和信号监视

    公开(公告)号:KR1019980047761A

    公开(公告)日:1998-09-15

    申请号:KR1019960066275

    申请日:1996-12-16

    Abstract: 본 발명은 TU11/TU12 혼용모드의 신호 프레임 정렬 및 신호감시기에 관한 것으로서, 종래 방식으로는 주로 TU11 신호 또는 TU12 신호 한가지에 대해서만 신호 프레임 정렬 기능을 가지고 있으며, VC1 신호경로에 대한 부가적인 감시기능인 미접속신호경로에 대한 감시 및 관리기능이 미약한 문제점이 있으므로 상기 문제점을 해결하기 위해 안출된 본 발명은 상기 TU단위의 스위칭을 하기 위한 필수과정으로 AU신호에서 추출된 VC3신호를 종단하고 VC3 내에 다중화되어 있는 저속신호인 TU신호를 재정렬하여 스위치 네트워크를 보여주며, 그 역과정을 처리하는 장치로 VC3 데이타를 입력받아 TU데이타를 출력하는 방향을 하향단, 그 반대를 상향단으로 정의하고, 하향단으로는 외부로부터 입력된 다중된 VC3 데이타를 역다중화하여 하나의 VC3 데이타를 선택 추출하고, 상기 VC3 데이타에서 VC3 경로오버헤드를 검출 및 처리하고, VC3 데이타에서 28개의 TU11 신호 또는 21개의 TU12 신호로 역다중화하여 각각의 TU1 신호에 대한 포인터 처리를 통해 새로운 기준클럭에 따라 재정렬하는 TU1 신호 프레임 정렬 및 VC11/VC12 신호에 대한 경로오버헤드를 감시하며, 상향단으로는 외부로부터 28개의 TU11 신호 또는 21개의 TU12 신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 미접속상태 신호를 삽입하는 LSUT 기능 및 28개의 TU11 신호 또는 21개의 TU12 신호에 VC3 경로오버헤드를 삽입하여 VC3 프레임을 형성하여 출력하며, 상기한 기능들이 TU11과 TU12에 대해 모두 적용될 수 있는 혼용모드로 동작할 수 있으며 VC1 신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하여 미접속상태 신호에 대한 처리도 원활하게 할 수 있는 효과가 있다.

    다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로
    5.
    发明授权

    公开(公告)号:KR100134709B1

    公开(公告)日:1998-05-15

    申请号:KR1019940035769

    申请日:1994-12-21

    Abstract: 본 발명은 AU3/4 단위 스위치 장치등의 다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여, ASIC간 무결성을 확보하기 위하여 SDH 오버헤드중 B1 바이트를 저장영역으로 하고 기존의 단순 BIP회로(11내지 15)를 ASIC내에 첨가하여 시스템 차원에서의 장애위치를 파악할 수 있도록 구성하였다. 이에 따라 본 발명은, 다수의 ASIC을 사용하는 다단 광대역 스위치 장치등에서 ASIC간의 장애 위치를 보다 쉽게 감지할 수 있어 시스템의 유비보수를 수월하게 하는 효과를 가진다.

    브이.씨.l 신호사상/역사상용 버퍼 읽기/쓰기 어드레스 비교기
    8.
    发明授权
    브이.씨.l 신호사상/역사상용 버퍼 읽기/쓰기 어드레스 비교기 失效
    虚拟容器1信号扩展/解复用缓冲器读/写地址比较器

    公开(公告)号:KR1019950010953B1

    公开(公告)日:1995-09-26

    申请号:KR1019930018905

    申请日:1993-09-17

    Abstract: The device automatically detects the underrun/overrun by VC1. signal frame structure address value. The device includes multiplex/demultiplex bufferring means(100) which outputs the reading data and reading clock, write address generation means(200) which generates the writing address, read address generation means(300) which generates the reading address, re-timing means(400) which outputs the re-timing cycle, the address comparating means(500) which outputs the address comparative result, reference signal generation means(700) which generates the reference signal, and comparative timing generation means(600) which outputs the timing signal to the re-timing means(400).

    Abstract translation: 设备自动检测VC1的欠载/溢出。 信号帧结构地址值。 该装置包括输出读取数据和读取时钟的多路复用/解复用缓冲装置(100),产生写入地址的写入地址生成装置(200),产生读取地址的读取地址生成装置(300),重新定时装置 (400),输出地址比较结果的地址比较装置(500),产生参考信号的参考信号产生装置(700),以及比较定时产生装置(600),其输出定时周期 信号到重新定时装置(400)。

    브이.씨.1(VC1)신호사상장치

    公开(公告)号:KR1019950010447A

    公开(公告)日:1995-04-28

    申请号:KR1019930019964

    申请日:1993-09-27

    Abstract: 본 발명은 동기식 디지틀 다중 전송장치에서 DS1급 종속신호를 장치에 동기화시키고 회로내부에 구현된 유사변환(PRBS) 신호 발생기능을 이용하여 장치의 루프백 기능를 바탕으로 VC1 전송경로에 대한 시험을 수행하여 수신하는 DS1 신호의 LOT(Loss og Tributary;종속신호 소멸)가 검출되면 항상 "1"인 신호(ALL "1"신호)를 VC1의 패이로드에 사상하는 기능을 함께 수행하여 VC1전송 경로의 연속성을 유지할 수 있게 한 VC1 신호사상 장치를 제공하는데 그 목적이 있으며, OR기 A(110), OR기 B(120), 선택기 A(210), 선택기 B (220), PRBS/ALL-ONE 신호발생기(300), ALL-ONE 검출기와 선로신호 복호화기(400), PRBS검출기(500), 8비트(bit)비동기 버퍼(600), 64단 버퍼기 및 위상비교기(700)을 구비한다.

    기준 클럭을 이용한 위상 정렬기
    10.
    发明授权
    기준 클럭을 이용한 위상 정렬기 失效
    时钟信号

    公开(公告)号:KR100153913B1

    公开(公告)日:1998-11-16

    申请号:KR1019950053960

    申请日:1995-12-22

    Abstract: 본 발명은 기준 클럭을 이용한 위상 정렬기에 관한 것으로, 출력 시스템 클럭과 출력 기준 클럭에 위상이 정렬하여 출력되기 위해서 동일한 위상의 읽기 클럭을 제공하는 읽기 클럭 발생수단; 시스템 클럭과 기준 클럭을 이용하여 데이타 버퍼 인에이블 클럭을 생성하는 쓰기 클럭 발생부와 상기 쓰기 클럭발생부로부터의 입력 시스템 클럭과 입력 기준 클럭에 의해 입력 데이타를 래치하는 데이타 버퍼부로 구성되어 다수의 입력 버스 제어수단을 구비하되, 상기 다수의 입력버스 제어수단은, 각각의 데이타 버퍼부에 서로 상이한 위치에 래치되어 있는 입력 데이타를 출력 시스템 클럭과 출력 기준 클럭에 위상이 정렬하여 출력되기 위해서 동일한 위상의 읽기 클럭을 제공하는 상기 읽기 클럭 발생수단으로부터 제공 받아 출력하는 것을 특징으로 한다.

Patent Agency Ranking