公开(公告)号：KR100199033B1

公开(公告)日：1999-06-15

申请号：KR1019960061993

申请日：1996-12-05

Applicant: 한국전자통신연구원

Inventor： 임성호 ,  박광규 ,  이범렬 ,  민병의 ,  박배욱

IPC: G06F9/46

Abstract: 본 발명은 PCI 버스에 연결하여 사용하게 될 시스템과 호스트 시스템 사이의 인터럽트를 처리하기 위한 절충식 PCI 버스용 다중 인터럽트 제어장치 및 그 방법에 관한 것으로서, 종래기술에서의 인터럽트 처리상의 어려움, 타 시스템과의 인터럽트 사용에 있어서의 제약성, PCI 버스를 통한 최우선 인터럽트 자원 처리 불가능 등의 문제점을 해결하기 위해, 본 발명은 호스트 시스템이 PCI 버스에 연결된 시스템내의 다수개의 인터럽트 자원들을 PCI 버스중 한개의 인터럽트 라인을 통해 발생순서, 우선순위 및 사용자가 설정한 최우선순위에 따라 인터럽트를 처리할수 있도록 하기 위해 제안된 것이다.

公开(公告)号：KR100199021B1

公开(公告)日：1999-06-15

申请号：KR1019960062702

申请日：1996-12-07

Applicant: 한국전자통신연구원

Inventor： 민병의 ,  이범렬 ,  임성호 ,  박광규 ,  박배욱

IPC: G06F9/46

Abstract: 본 발명은 PCI 버스에 연결하여 사용하게 될 시스템과 흐스트 시스템 사이의 인터럽트를 처리하기 위한 순차식 PCI 버스용 다중 인터럽트 제어장치 및 그 방법에 관한 것으로서, 종래기술에서의 인터럽트 처리상의 어려움, 타시스템과의 인터럽트 사용에 있어서의 제약성을 해결하기 위해, 본 발명은 PCI 버스에 연결된 시스템내의 다수개의 인터럽트 자원들을 PCI 버스중 한개의 인터럽트 라인을 통해 호스트 시스템이 발생순서 및 우선순위에 따라 인터럽트를 처리할 수 있도록 하기 위해 제안된 것이다.

公开(公告)号：KR100176097B1

公开(公告)日：1999-05-15

申请号：KR1019960058212

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 박광규 ,  임성호 ,  이범렬 ,  민병의 ,  박배욱

IPC: G06F13/00

Abstract: 본 발명은 호스트 시스템과 비디오 CODEC 칩간 블록 데이터 흐름을 위해 호스트 시스템에서 불필요하게 CODEC 칩의 레지스터 상태를 폴링(Polling)하여 비디오 신호의 압축/복원 성능을 저하시키는 단점과, 호스트 시스템에서 CODEC 칩에 정해진 시간 이내에 응답을 하지 않을 경우 CODEC 칩이 복원 불가능한 오동작을 일으키는 단점을 보완하기 위하여 상기 블록 데이터 흐름을 제어하는 통신 입출력 제어 장치 및 그 방법에 관한 것으로서, 본 발명의 통신 입출력 제어 장치는 제어 레지스터 수단과, 명령 전송 제어 수단과, 입출력 제어 수단과, 입출력 제어 수단으로 구성되며, 본 발명의 방법은 명령 시작 요구를 수신하였는지를 확인한 후, 비디오 칩이 데이터 수신 준비 상태인지를 확인하여, 상기 비디오 칩으로 명령을 1바이트 전송하고, 상기 비디오 칩이 전� ��된 명령에 대한 데이터 송신 준비 상태인지를 확인하여, 1바이트의 응답 수신 데이터를 수신하고, 수신된 응답 수신 데이터가 경고 데이터인지를 확인하고, 응답 수신 데이터가 경고 데이터가 아닌 경우 응답 수신 데이터가 정확한지 여부를 확인하고, 응답 수신 종료 여부를 확인하고, 응답 수신 종료이면, 완료 비트를 셋팅한다.

公开(公告)号：KR100199017B1

公开(公告)日：1999-06-15

申请号：KR1019960061026

申请日：1996-12-02

Applicant: 한국전자통신연구원

Inventor： 박광규 ,  임성호 ,  민병의 ,  이범렬 ,  박배욱

IPC: G06F9/22

Abstract: 본 발명은 PCI 보드의 온-보드(on-board)그래픽 칼라 일관성 유지장치 및 유지방법에 관한 것이다. 본 발명에 따른 PCI보드의 온-보드 그래픽 칼라 일관성 유지장치(100)는, 호스트 시스템으로부터 칼라 일관성 유지를 위한 기능을 인에이블해주는 인에이블 레지스터(1)와, PCI버스 상의 어드레스를 반복적으로 래치하여 칼라 엑세스가 있는지 여부를 검사하기 위한 어드레스 래치 버퍼(2) 및 어드레스 비교기(3)와, 칼라 액세스가 감지될 때,/래치된 어드레스를 호스트 시스템으로부터 할당된 PCI어드레스로 변환하고, 변환된 어드레스를 그래픽 제어기로 전송하기 위한 ISA to PCI 어드레스 변환기(4)와, 칼라 액세스가 감지될 때, 그래픽 제어기로 제어신호를 구동하는 입출력 제어기(5)와, PCI 버스상의 다른 그래픽 보드가 칼라 액세스를 완료 하는 것을 반복적으로 감지하여, 칼라 데이터 버퍼 (110)에 저장된 칼라 데이터를 그래픽 제어기(200)로 전송하도록 인에� ��블해주는 칼라 엑세스 완료 감지기(6)로 구성된다. 본 발명의 칼라 일관성 유지장치 및 유지방법에 따르면, PCI PI 버스에 연결된 멀티미디어 보드에서 그래픽을 사용할 때, 다른 그래픽 보드와 칼라를 일관성있게 유지할 수 있으므로, 상기한 멀티미디어 보드에서 그래픽 처리시 그래픽 화면이 깨지거나 칼라가 변하는 현상을 효과적으로 방지할 수 있다.

公开(公告)号：KR1019980044600A

公开(公告)日：1998-09-05

申请号：KR1019960062702

申请日：1996-12-07

Applicant: 한국전자통신연구원

Inventor： 민병의 ,  이범렬 ,  임성호 ,  박광규 ,  박배욱

IPC: G06F9/46

Abstract: 본 발명은 PCI 버스에 연결하여 사용하게 될 시스템과 호스트 시스템 사이의 인터럽트를 처리하기 위한 순차식 PCI 버스용 다중 인터럽트 제어장치 및 방법에 관한 것으로서, 종래기술에서의 인터럽트 처리상의 어려움, 타 시스템과의 인터럽트 사용에 있어서의 제약성을 해결하기 위해, 본 발명은 PCI 버스에 연결된 시스템내의 다수개의 인터럽트 자원들을 PCI 버스중 한개의 인터럽트 라인을 통해 호스트 시스템이 발생순서 및 우선순위에 따라 인터럽트를 처리할 수 있도록 하기 위해 제안된 것이다.

公开(公告)号：KR1019980043233A

公开(公告)日：1998-09-05

申请号：KR1019960061026

申请日：1996-12-02

Applicant: 한국전자통신연구원

Inventor： 박광규 ,  임성호 ,  민병의 ,  이범렬 ,  박배욱

IPC: G06F9/22

Abstract: 본 발명은 PCI 보드의 온-보드(on-board) 그래픽 칼라 일관성 유지장치 및 유지방법에 관한 것이다. 본 발명에 따른 PCI 보드의 온-보드 그래픽 칼라 일관성 유지장치(100)는, 호스트 시스템으로부터 칼라 일관성 유지를 위한 기능을 인에이블해주는 인에이블 레지스터(1)와, PCI 버스 상의 어드레스를 반복적으로 래치하여 칼라 액세스가 있는지 여부를 검사하기 위한 어드레스 래치 버퍼(2) 및 어드레슨 비교기(3)와, 칼라 액세스가 감지될 때, 래치된 어드레스를 호스트 시스템으로부터 할당된 PCI 어드레스로 변환하고, 변환된 어드레스를 그래픽 제어기로 전송하기 위한 ISA to PCI 어드레스 변환기(4)와, 칼라 액세스가 감지될 때, 그래픽 제어기로 제어신호를 구동하는 입출력 제어기(5)와, PCI 버스 상의 다른 그래픽 보드가 칼라 액세스를 완료하는 것을 반복적으로 감지하여, 칼라 데이터 버퍼(110)에 저장된 칼라 데이터를 그래픽 제어기(200)로 전송하도록 인� �이블해주는 칼라 액세스 완료감지기(6)로 구성된다. 본 발명의 칼라 일관성 유지장치 및 유지방법에 따르면, PCI 버스에 연결된 멀티미디어 보드에서 그래픽을 사용할 때, 다른 그래픽 보드와 칼라를 일관성있게 유지할 수 있으므로, 상기한 멀티미디어 보드에서 그래픽 처리시 그래픽 화면이 깨지거나 칼라가 변하는 현상을 효과적으로 방지할 수 있다.

公开(公告)号：KR1019980039217A

公开(公告)日：1998-08-17

申请号：KR1019960058212

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 박광규 ,  임성호 ,  이범렬 ,  민병의 ,  박배욱

IPC: G06F13/00

Abstract: 본 발명은 호스트 시스템과 비디오 CODEC 칩간 블록 데이터 흐름을 위해 호스트 시스템에서 불필요하게 CODEC 칩의 레지스터 상태를 폴링(Polling)하여 비디오 신호의 압축/복원 성능을 저하시키는 단점과, 호스트 시스템에서 CODEC 칩에 정해진 시간 이내에 응답을 하지않을 경우 CODEC 칩이 복원 불가능한 오동작을 일으키는 단점을 보완하기 위하여 상기 블록 데이터 흐름을 제어하는 통신 입출력 제어장치 및 그 방법에 관한 것으로서, 본 발명의 통신 입출력 제어 장치는 제어 레지스터 수단과, 명령 전송 제어 수단과, 입출력 제어 수단과, 입출력 제어 수단으로 구성되며, 본 발명의 방법은 명령 시작 요구를 수신하였는지를 확인한 후, 비디오칩이 데이터 수신 준비 상태인지를 확인하여, 상기 비디오 칩으로 명령을 1바이트 전송하고, 상기 비디오 칩이 전송� �� 명령에 대한 데이터 송신 준비 상태인지를 확인하여, 1바이트의 응답 수신 데이터를 수신하고, 수신된 응답 수신 데이터가 경고 데이터인지를 확인하고, 응답 수신 데이터가 경고 데이터가 아닌 경우 응답 수신데이터가 정확한지 여부를 확인하고, 응답 수신 종료 여부를 확인하고, 응답 수신 종료이면, 완료 비트를 셋팅한다.

公开(公告)号：KR1019960015588B1

公开(公告)日：1996-11-18

申请号：KR1019940007779

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 박배욱 ,  김현기 ,  하정현 ,  채영도

IPC: G06F13/36

Abstract: applying the use of a bus and entering into competition for the use of the bus(S1-S3); investigating which responder generates an address in case of WIN in the bus competition(S4,S5); applying the use of a bus if a proposer exists, and investigating the state of the corresponding responder if there is no proposer; investigating whether an error exists in an information after investigating the state of the information showing the possibility of responding from the responder(S10-S12); ending after writing data in the corresponding address of the responder if the information is a write operation(S15,S16); applying the use of a bus after reading the information of the corresponding address if the information is a read operation(S17,S18); entering into the competition for the use of a bus(S19,S20); and ending after driving the read information in case of WIN in the bus competition(S21,S22).

Abstract translation: 应用公共汽车的使用和竞争使用公共汽车（S1-S3）; 调查哪个回应者在公车比赛中获得WIN的地址（S4，S5）; 如果存在提出者，则应用公共汽车的使用，如果没有提出者，则调查相应回复者的状态; 调查在响应者显示响应的可能性的信息的状态之后，信息中是否存在错误（S10-S12）; 如果信息是写入操作，则在响应者的相应地址中写入数据之后结束（S15，S16）; 如果信息是读取操作，则在读取对应地址的信息之后应用总线（S17，S18）; 参加比赛使用公共汽车（S19，S20）; 并且在总线竞赛中的WIN的情况下驱动读取信息结束（S21，S22）。

公开(公告)号：KR1019950012513B1

公开(公告)日：1995-10-18

申请号：KR1019930029085

申请日：1993-12-22

Applicant: 한국전자통신연구원

Inventor： 김현기 ,  하정현 ,  신옥근 ,  박배욱

IPC: G06F13/38

Abstract: two logic cell devices connected between a PCI bus and a plurality of multi media devices; a bus control logic for providing an input/output read signal, an input/output write signal, a memory read signal, and a memory write signal to the multi media device, in response to a PCI bus enable signal provided from the PCI bus, the bus control logic being connected to the logic cell device; a first buffer for receiving the address or data through an address/data bus of the PCI; a latching unit for latching an address signal provided from the buffer; a decoder for reading an address signal of 32 bits provided from the latching unit, and generating a chip selecting signal to be used for selecting one of the address signals from the plurality of multi media devices; a second buffer for sending the address signal provided from the latching unit to the address buffer of the multi media devices; a first multiplexor for selecting and outputting one of the address signals of the multi media devices; a third buffer for transmitting the selected signal in the above to a data bus; a fourth buffer for inputting a data signal from the data bus; a second multiplexor for selecting and outputting one of the data signal and the address signal, the data signal being provided from the multi media device through the fourth buffer, and the address signal being provided from the third buffer; and a fifth buffer for providing an output of the second multiplexor to the address/data bus.

Abstract translation: 连接在PCI总线和多个多媒体设备之间的两个逻辑单元设备; 用于响应于从PCI总线提供的PCI总线使能信号，向多媒体设备提供输入/输出读取信号，输入/输出写入信号，存储器读取信号和存储器写入信号的总线控制逻辑， 所述总线控制逻辑连接到所述逻辑单元装置; 用于通过PCI的地址/数据总线接收地址或数据的第一缓冲器; 锁存单元，用于锁存从缓冲器提供的地址信号; 用于读取从锁存单元提供的32位地址信号的解码器，以及产生用于从多个多媒体设备中选择一个地址信号的芯片选择信号; 第二缓冲器，用于将从锁存单元提供的地址信号发送到多媒体设备的地址缓冲器; 第一多路复用器，用于选择和输出多媒体设备的一个地址信号; 用于将上述所选择的信号发送到数据总线的第三缓冲器; 用于从数据总线输入数据信号的第四缓冲器; 第二多路复用器，用于选择和输出数据信号和地址信号之一，数据信号通过第四缓冲器从多媒体设备提供，并且地址信号从第三缓冲器提供; 以及用于将第二多路复用器的输出提供给地址/数据总线的第五缓冲器。

公开(公告)号：KR1019950020203A

公开(公告)日：1995-07-24

申请号：KR1019930029085

申请日：1993-12-22

Applicant: 한국전자통신연구원

Inventor： 김현기 ,  하정현 ,  신옥근 ,  박배욱

IPC: G06F13/38

Abstract: 본 발명은 PCI버스에 복수개의 Non-PCI디바이스를 인터페이스하는 회로에 관한 것으로, PCI버스(500)에서 입출력 읽기/쓰기와 메모리 읽기/쓰기 신호를 발생하는 버스제어로직(1)과 PCI버스의 어드레스/데이타 버스를 어드레스 버스와 데이타 버스로 분리하는 버퍼(2) 및 래치(3), 디바이스(600)의 칩 선택 신호를 발생시키는 디코우더(4), 데이타 버스를 분리하는 멀티플렉스(7)와 버퍼(9), 디바이스의 데이 타버스(8)를 PCI버스(500)의 어드레스/데이타 버스(AD)에 인터페이스 하기 위한 버퍼(10, 12)및 멀티플렉스(11)로 구성되는 것이 특징이다.