-
公开(公告)号：KR100198456B1
公开(公告)日：1999-07-01
申请号：KR1019950053682
申请日：1995-12-21
IPC: H01L29/49
Abstract: 본 발명은 이종접합 트랜지스터의 베이스층을 이용한 저저항 제조방법에 관한 것으로서, 반절연성 갈륨비소 기판의 상부에 부콜렉터층, 콜렉터층, 베이스층 및 에미터층을 순차적으로 결정 성장시킨 에피구조의 이종접합 바이폴라 트랜지스터를 이용한 집적회로 공정에 있어서, 저항으로 사용하기 위한 베이스층, 콜렉터층을 식각하는 제1과정과, 콜렉터층에 B
+ 이온을 주입하여 기생저항 성분을 제거하는 제2과정과, 베이스층에 절연막을 증착하는 제3과정 및 절연막의 소정부분을 개구하여 리프트 오프 공정에 의해 오믹 금속(Ohmic Metal)을 증착하여 저항 전극을 형성하는 제4과정으로 이루어져, 이 종접합 바이폴라 트랜지스터의 고농도 베이스층을 사용하는 간단한 공정을 통하여 낮은 저항값의 저저항을 제조할 수 있다.-
公开(公告)号：KR100169832B1
公开(公告)日：1999-02-18
申请号：KR1019950053681
申请日：1995-12-21
IPC: H01L21/3205
Abstract: 본 발명은 이종접합소자를 이용한 집적회로의 공정중 급속배선의 교차점에서 발생하는 기생 커패시턴스를 감소시키는 방법에 관한 것으로서, 리프트 오프(Lift Off)공정에 의해 배선된 1차 금속막 상부에 2차 플라즈마 실리콘 질화막을 형성하는 제1과정과, 상기 2차 플라즈마 실리콘 질화막의 전면에 감광막을 도포하는 제2과정과, 상기 2차 플라즈마 실리콘 질화막의 절연막에 산소이온을 주입하여 무정형 질화실리콘과 무정형 산화실리콘의 혼합물을 형성하는 제3과정 및 리프트 오프 공정에 의해 2차 금속막을 배선하는 제4과정을 포함하여 이루어지며, 산소이온주입에 의해 2차 플라즈마 실리콘 절연막의 유전율을 감소시킴으로써 1차 금속배선과 2차 금속배선의 교차점에서 발생하는 기생 커패시턴스를 줄이고, 이에 따라 집적회로의 밴드폭을 증가시� �� 수 있는 효과가 있다.
-
公开(公告)号：KR100148037B1
公开(公告)日：1998-11-02
申请号：KR1019940036378
申请日：1994-12-23
Inventor： 박성호
IPC: H01L21/328
Abstract: 본 발명은 베이스층으로서 갈륨비소(GaAs)와 에미터층으로서 알루미늄갈륨비소(AlGaAs)를 사용하는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor : HBT)의 제작방법에 관한 것으로서, 이제까지 외부 베이스 영역에서의 표면 재결합 전류의 발생을 억제하기 위하여 주로 사용되어 온 얇은 알루미늄 갈륨비소층을 베이스층 위에 잔류시키는 일종의 베이스 보호대(guard-ring)제작방식을 지양하고, 노출된 외부 베이스 상에 전자 사이클로트론 공명(Electron Cyclotron Resonance : ECR)플라즈마에 의해 황(S)원소를 매우 얇게 증착하고 연이어 고진공 중에서 다시 ECR-CVD방식으로 실리콘 질화막을 전면에 증착하여 외부 베이스를 보호하면서 동시에 금속간 절연막으로서 이용하는 제작방식을 고안하여 통상적인 방법보다 효율적으로 고성능의 HBT소자를 제작할 수 � �는 것을 특징으로 한다.
-
公开(公告)号：KR1019980048474A
公开(公告)日：1998-09-15
申请号：KR1019960067045
申请日：1996-12-17
IPC: H01L21/328
Abstract: 본 발명은 이종접합 쌍극자 소자의 제조공정에서 있어서, 에미터 영역에 자기정렬된 베이스 영역을 형성하여, 소자의 고속특성 및 소자 제조공정의 신뢰도를 향상시킬 수 있는 이종접합 쌍극자 소자의 제조방법에 관한 것이다.
본 발명에 따른 HBT 소자의 제조방법은, 반절연성 화합물반도체 기판 위에 완층층, 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터 캡층이 성장된 이종접합 구조의 HBT 에피 구조를 사용하여, 그 위에 리프트오프층을 성장하고, 그 위에 다시 절연성 표면보호층을 분자선 에피택시 방법에 의해 순차적으로 형성하는 제1과정과, 에미터 영역이 역메사 형태가 되도록, 에미터 영역을 제외한 주변 영역을 베이스 표면까지 메사식각하는 제2과정과, 전면에 유전체 절연막을 균일하게 도포하고, 반응성 이온식각법을 사용하여 역메사의 에미터 영역 측벽에 얇은 유전체의 측벽 절연막을 형성하는 제3 과정과, 분자선 에피택시법으로 베이스층을 재성장시키는 제4과정과, 상기 구조의 기판을 희석된 불산용액으로 처리하여 상기한 에미터층 위의 불필요한 에피 층들을 제거함으로써, 베이스층을 에미터에 효과적으로 자기정렬시키는 제5 과정과, 에미터와 베이스 간의 자기정렬과 평탄화된 현 상태에서 에미터와 베이스의 전극을 동시에 형성하는 제6 과정과, 베이스의 외부 영역을 정의하고, 해당 부분의 유전체 절연막과 베이스층, 컬렉터층을 차례로 메사식각하여 부컬렉터층 상에 컬렉터 전극을 형성한 후, 메사식각하여 소자분리 영역을 형성하는 제7과정을 포함한다.-
公开(公告)号：KR100146652B1
公开(公告)日：1998-08-01
申请号：KR1019940036373
申请日：1994-12-23
IPC: H01L29/06
Abstract: 3-5족 화합물 반도체를 이용하는 이종접합 바이폴라 트렌지스터(Heterojunction Bipolar Transistor : HBT)를 제작함에 있어서, HBT 소자 고유의 고속특성을 극대화하기 위하여 임시 에미터 전극과 폴리이미드 측벽을 이용한 에미터-베이스 간의 자기정렬 제작방법을 고안함으로써, 기존의 HBT 소자 제작공정을 개선하였다.
-
Patent Agency Ranking
公开(公告)号：KR1019970055256A
公开(公告)日：1997-07-31
申请号：KR1019950050533
申请日：1995-12-15
IPC: H03F3/187
Abstract: 본 발명은 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조에 관한 것으로서, 종래의 병렬 궤환 트랜지스터를 갖는 광대역 증폭기의 대역폭 저하 요소들을 감소시키기 위해 병렬 궤환 트랜지스터의 에미터 마디들과 교류접 지점과의 사이에 용량성 소자를 연결하고, 또한 병렬 궤환 트랜지스터의 에미터 마디들에서 출력이 나오게 하며, 에미터 플로워 버퍼회로를 병렬 궤환 트랜지스터의 각 에미터 마디에 연결하여 에미터 플로워 버퍼 트랜지스터의 콜렉터 기생용량을 활용하여 부궤환 전류를 누설시킴으로써 회로의 복잡성을 전혀 증가시키지 않으면서 대역폭이 크게 증가시킬 수가 있는 것이다.
-
公开(公告)号：KR1019970053004A
公开(公告)日：1997-07-29
申请号：KR1019950053680
申请日：1995-12-21
IPC: H01L21/331
Abstract: 본 발명은 이종접합 트랜지스터의 부콜렉터층을 이용한 고저항의 제조방법에 관한 것으로서, 반절연성 갈륨비소로 이루어진 반도체기판 상부의 부콜렉터층 상부에 저항을 형성하기 위한 소정의 영역을 노출시키는 감광막을 형성하는 제 1 과정과, 상기 부콜렉터층의 노출된 부분에 B
+ 이온을 주입한 후, 결정이 파괴되지 않은 부콜렉터층을 이용하여 저항을 형성하는 제 2 과정 및 상기 감광막을 제거한 후, 리프트 오프공정에 의해 저항 금속(Ohmic Metal)을 형성하는 제 3 과정을 포함하여 이루어져, 반절연성 갈륨비소 기판상부의 부콜렉터층에 B
+ 이온을 주입하는 간단한 공정과정을 통해서 결정이 파괴되지 않은 부콜렉터층을 이용하여 임의의 높은 저항값을 갖는 고저항을 제조할 수 있다.-
公开(公告)号：KR1019970030870A
公开(公告)日：1997-06-26
申请号：KR1019950042602
申请日：1995-11-21
IPC: H01L29/737
Abstract: 본 발명은 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)의 구조에 관한 것으로서, 그 특징은 부저항 출력특성을 개선하기 위하여 반절연성의 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부가, 상기 베이스부 위에 형성된 제1에미터 그레이딩과, 상기 에미터 그레이딩 위에 형성된 에미터 및 상기 에미터 위에 형성된 제2에미터 그레이딩으로 형성되는 데에 있으므로, 그 효과는 부저항 특성의 원인으로 알려진 기존의 열적 현상과 더불어 새로운 전기적 현상에 근거하여 HBT의 부저항 출력특성을 선함으로써 집적회로의 소비전력을 감소시킨다는 점에서 구성 소자의 동작점 소비전력을 감소시키며 집적회로의 설계에서 많은 선택권을 가지게 된다는 데에 있다.
-
公开(公告)号：KR100100721B1
公开(公告)日：1996-06-17
申请号：KR1019920023355
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/336
-
公开(公告)号：KR100100720B1
公开(公告)日：1996-06-17
申请号：KR1019920023357
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/335
-
-
-
-
-
-
-
-
-
Search Results
170
records
(took 0.022 seconds)
