-
-
公开(公告)号：KR100176108B1
公开(公告)日：1999-05-15
申请号：KR1019960012716
申请日：1996-04-24
Applicant: 한국전자통신연구원
Abstract: 본 발명은 CDMA 시스템의 단문 메세지 액세스 시도방법에 관한 것으로, 종래에는 단문 메세지에 대한 액세스 시도시 단문 메세지의 우선순위를 고려하지 않았다. 본 발명은 우선순위를 부여할 수 있는 설정수단을 이동국에 구비하고, 그 이동국은 액세스 시도를 위한 퍼시스턴스 테스트 과정에서 우선순위가 부여된 긴급 단문 메세지인지를 판단하여 긴급 단문 메세지에 따른 랜덤 숫자 RP를 발생하고, 그 RP값과 기지국에서 전송되어온 변수에 의해 계산된 P값에 우선순위 등급을 주어 상기한 RP값과 비교하고, 그 RP값이 작은 경우에만 액세스 채널을 점유하는 다음 과정을 수행케 하는 긴급 단문 메세지 테스트 단계를 수행하도록 함으로써, 긴급 단문 메세지인 경우 액세스 채널 점유를 쉽게 할 수 있게 된다.
-
公开(公告)号：KR100155332B1
公开(公告)日：1998-11-16
申请号：KR1019950053674
申请日：1995-12-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 CDMA방식의 이동통신 시스템에서 데이타 전송속도를 가변하기 위한 방식에 관한 것으로 특히, 가변 데이타율을 갖는 통신 시스템에서 전송하고자 하는 소정비트의 데이타율 정보를 전송하고자 하는 입력정보와 함께 수신단에 전송하는 방법에 있어서, 순환길쌈 부호를 사용하여 현재 전송하고자 하는 소정 비트의 데이타율 정보를 전송하고자 하는 입력정보와 함게 부호화하여 수신단에 전송하는 제1과정과, 소정 비트의 데이타율 정보를 가능한한 빨리 복호하기 위해 순환길쌈부호의 부화화 블럭 크기를 Subframe단위로 조절하는 제2과정 및 상기 과정에서 생성된 심볼열을 수신하여 소정길이의 데이타 깊이만큼 지연된 시점에서 비터비 복호기에 의해 복호된 데이타율 정보를 이용하여 현재 프레임의 데이타 크기를 결정하고 나머지 정보비트� �� 복호하는 제3과정을 포함하는 것을 특징으로 하는 비터비 데이타 전송방식을 적용한 통신시스템에서의 데이타 전송방법을 제공하면, n가지의 데이타 전송율을 사용하는 가변 데이타 전송 시스템의 경우 약 1/n의 비율로 비터비복호 계산량을 감소시킬 수 있으며, 정보 전송율의 추정오류가 발생할 지라도 이에 의한 파급 효과가 없어진다는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR100155328B1
公开(公告)日：1998-11-16
申请号：KR1019950053624
申请日：1995-12-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 CDMA 이동통신 방식에서 무선 데이터 서비스인 비동기 데이터 통신 및 팩스 서비스를 지원하기 위한 이동전화 가입자와 이동 단말기간의 인터페이스를 담당하는 이동국 터미널 어댑터 장치 및 그 구동방법에 관한 것으로서, 그 특징은 CDMA 데이터 서비스를 위한 이동국 터미널 어댑터 장치에 있어서, 구동 드라이버를 다운-로드할 수 있는 기억수단과, 데이터 단말기와 이동국 단말기를 정합시키는 정합수단 및 상기 정합수단을 제어하는 중앙 제어수단을 포함하는 데에 있으며, 그 다른 특징은 CDMA 데이터 서비스를 위한 이동국 터미널 어댑터 장치의 구동방법에 있어서, 이동단말 가입자가 데이터 단말기상에서 소프트웨어를 구동시키는 제1과정과, 상기 이동국 터미널 어댑터 장치가 모뎀을 에뮬레이트하여 해당 모뎀 구성 파라미터들을 상기 이동국 터미널 어댑터 장치에 저장하고 이에 대한 결과 코드를 데이터 단말기에 넘겨 주는 제2과정과, 기지국과의 호가 연결되면 상기 이동국 터미널 어댑터 장치가 저장해 둔 모뎀 커맨드들을 이동 단말기를 통해서 이동 교환기 내의 IWF에 전송하여 모뎀을 구동시키는 제3과정과, 상기 이동국 터미널 장치가 이동 단말기와의 인터페이스를 위해 이동 단말기의 직렬 입출력 인터페이스와 구동된 데이터 태스크를 이용하여 상기 이동국 터미널 어댑터 장치와 이동 단말기에 정의된 패킷에 따라 이동 단말기의 호처리 절차에 의해 해당되는 패킷을 주고받는 제4과정과, 데이터 단말기가 이동 단말기에 무선 데이터 서비스를 요구하거나 착오에 응답하고자 할 때에 상기 이동국 터미널 장치가 이동 단말기에 해당 서비스 옵션을 요구하여 기지국과의 서비스 옵션 협상에 따라 현재 진행될 서비스 옵션을 활성화시키는 제5과정 및 일단 상대편 단말기 또는 호스트 컴퓨터와 연결이 완료되면 상기 이동국 어댑터 장치가 데이터 단말기와 이동 단말기로부터 들어오는 데이터를 상대쪽인 이동 단말기와 데이터 단말기로 넘겨주는 제6과정을 포함하는 데에 있으므로, 본 발명은 전용 데이터 단말기를 사용하지 않는 일반 CDMA 이동전화 가입자가 개인용 컴퓨터에 기존 환경의 상용 소프트웨어를 이용해 비동기 통신 및 팩스 서비스를 받고자 할 때에 양쪽 단말기에 부하를 줄이고 기능 확장에 따른 융통성을 제공함으로써 전용 데이터 단말기의 구입에 따른 비용을 절감시키고 외부 장치를 이용함으로써 부가 서비스가 계속 확장됨에 따르는 이동 단말기의 부하를 줄일 수 있다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019960005391B1
公开(公告)日：1996-04-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: an A/D converter control means(312) which controls an A/D converting means(301) executing A/D conversion of data inputted by providing A/D clock from a programmable dividing means(304); a FIFO/filter control means(313) which controls and provides data from a FIFO means(302) to a hardware digital filter means(303) simultaneously as sampling sinusoidal wave signal from a second sinusoidal oscillation means(314) and empty signal of the FIFO means periodically.
Abstract translation: A / D转换器控制装置（312），其控制通过从可编程分频装置（304）提供A / D时钟而输入的数据执行A / D转换的A / D转换装置（301） 一个FIFO /滤波器控制装置（313），其将来自FIFO装置（302）的数据同时作为从第二正弦波振荡装置（314）采样正弦波信号并将其提供给硬件数字滤波器装置（303） FIFO是周期性的。
-
公开(公告)号：KR1019950020056A
公开(公告)日：1995-07-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: 본 발명은 FIFO수단 및 제어장치를 부가하여 디지틀 필터링부는 제한 동작속도로 A/D변환부와 별개로 동작시키고 A/D변환부를 필터의 제한동작 속도 이상으로도 동작시킬 수 있도록 하여 짧은 시간동안 데이터를 수집하여 이보다 긴 시간동안 데이터를 처리하는 시스팀의 A/D 변환시간 간격을 더욱짧게 할 수 있는 데이타 입력 및 필터링 장치를 제공하는데 그 목적이 있으며, 제1구형과 발진수단(306)와 분류수단(305)을 통하여 구형파를 입력받아 접속된 CPU의 명령에 따라 임의의 수로 분주하는 프로그래머블 분주수단(304)과, 프로그래머블 분주수단(304)으로부터 동작펄스를 공급받으며 입력되는 아날로그 신호를 A/D변환을 하여 결과를 출력하는 A/D변환수단(301)과, 상기 A/D변환수단(301)로 부터 공급받은 데이터를 일시저장하는 FIFO수단(302) 및 상기 FIFO수단(302 )의 출력을 디지틀 필터링 하는 H/W디지틀 필터수단(303)을 구비한 아날로그 신호 처리장치에 있어서, 프로그래머블 분주수단(304)으로 부터의 A/D클럭을 공급받아 입력되는 데이타의 A/D변환을 수행하는 A/D변환수단(30)을 제어하는 A/D제어수단(312)과, 제2구형과 발진수단(314)로 부터의 구형과 신호와 FIFO수단(302)의 엠프티 신호를 주기적을로 샘플링하면서 FIFO수단(302)으로부터 데이터를 인출하여 하드웨어 디지틀 필터수단(303)에 공급하고 이를 제어하는 FIFO 및 필터 제어수단(313)을 구비하도록 한다.
-
公开(公告)号：KR1019950002072B1
公开(公告)日：1995-03-10
申请号：KR1019920026120
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H03H17/00
Abstract: The method reduces the storage capacity of filter coefficients, and speeds up the processing speed by reduction of mutiplication number. The array includes the complex filtering which has the 2:1 decimation to the real input data, the even number array of complex filter coefficients, the first coefficient of convolution calculation with "0", the odd number array of complex filter coefficients, the last coefficient of convoltion calculation with 0, and the imaginary filter coefficient computes the convolution calculation.
Abstract translation: 该方法降低了滤波器系数的存储容量，并通过减少多路复用数来加快处理速度。 该阵列包括复数滤波，其具有对实际输入数据的2:1抽取，复数滤波器系数的偶数阵列，具有“0”的卷积计算的第一系数，复数滤波器系数的奇数数组，最后的 0的卷积系数计算，虚数滤波系数计算卷积计算。
-
公开(公告)号：KR1019940017128A
公开(公告)日：1994-07-25
申请号：KR1019920026120
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H03H17/00
Abstract: 본 발명은, 디지틀 필터를 이용한 대역 분할 및 주파수 복소변환율을 행하는 경우 하드웨어 복잡도를 줄이고 경제성을 살릴 수 있는 필터 계수의 효과적인 배열 방법에 관한 것이다.
필터 계수에 대해 메모리의 한부분(제5도의 레지스터 A)에는 복소 필터 계수중 짝수 항만 배열하고, 컨볼루션 연산의 첫 항 제산이 사용될 계수는 0으로 하며, 메모리의 다른 부분(제5도는 레지스터 B)에는 북소 필터 계수 중 홀수 항만 배열하고 컨볼루션 연산의 마지막 항 계산에 사용될 계수는 0으로 하며, 복수 필터 계수중 실수 필터 계수(제5도의 rr(n)항들)를 허수 필터 계수(제5도의 ir(n)항들)보다 먼저 컨볼루션 연산에 사용되도록 한 것을 특징으로 한다.
-
-
-
-
-
-
-
Search Results
18
records
(took 0.021 seconds)
