-
-
-
公开(公告)号：KR1019950022206A
公开(公告)日：1995-07-28
申请号：KR1019930030030
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: H04B1/16
Abstract: 본 발명은 광대역 자동이득 조정 특성을 다양하게 변환시키기 위하여 마이크로 프로세서를 사용한 자동이득조정장치를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여, 라디오 주파수(Radio Frequency)수신수단(22)과, 중간 주파수 증폭수단(23)을 구비한 전파신호 수신장치에 적용되며, 상기 중간 주파수 증폭수단(23)에서 나오는 출력신호를 포락선 검파하는 포락선 검파(Envelope detector)수단(24)과, 상기 포락선 검파수단(23)의 출력을 아날로그/디지틀 변환하는 은 A/D변환수단(25)과, 상기 A/D변환수단(25)의 출력인 디지틀신호를 입력받아 상기 중간주파수 증폭 수단(23)으로 자동 이득조정신호를 제공하는 마이크로 프로세서(26)와, 상기 마이크로 프로세서(26)로 이득 조정방식 제어신호를 제공하는 제어수단 (27)을 구비한다.
-
公开(公告)号：KR1019950020087A
公开(公告)日：1995-07-24
申请号：KR1019930029398
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F7/556
Abstract: 본 발명은, 표시하고자 하는 데이터의 로그값 범위 및 로그값의 해상도에 따라 로그값의 계산을 고속화 할 수 있는 처리방법을 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여 본 발명은 주어진 로그값의 표시범위 및 해상도에 따라 그에 관련된 테이블의 값을 자동으로 생성하여 로그값 계산에 사용하도록 하고, 이들 테이블에 기초하여 실제로 로그값을 구하는 방법을 제공하는 것을 특징으로 하며, 많은 계산량을 필요로 하는 로그값 계산과정을 메모리 액세스 및 덧셈 등 간단한 조작으로 대치하므로써 시스템 고속화를 꾀 할 수 있으며 이들을 계산하기 위한 별도의 하드웨어나 프로세서를 이용하지 않아도 되므로 비용이 절감되는 효과가 있다.
-
公开(公告)号：KR1019970002186B1
公开(公告)日：1997-02-25
申请号：KR1019930029398
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F7/556
Abstract: A graphic data outputting method using a log value on a computer is provided which is applied to an apparatus having a digital signal processor 104, an A/D converter 105, a personal computer 103 and a monitor 101 connected to the personal computer. The method includes a first step of inputting a log value range and accuracy of graphic data to be displayed, obtaining a required entry bit number to form a mantissa table and forming an index table, a second step of converting the analog signal of input graphic data into a digital signal, a third step of obtaining an index value from the index table using the index field value of the input graphic data as an index key and obtaining a mantissa value from the mantissa table using the upper n bit of the mantissa field of the input graphic data as an index key, and a fourth step of obtaining the average of the index value and mantissa value to calculate the log value of the graphic data and displaying the graphic data on the picture location of the log value.
Abstract translation: 提供了一种在计算机上使用对数值的图形数据输出方法，其应用于具有连接到个人计算机的数字信号处理器104，A / D转换器105，个人计算机103和监视器101的装置。 该方法包括：输入要显示的图形数据的对数值范围和精度的第一步骤，获得所需条目位号以形成尾数表并形成索引表;转换输入图形数据的模拟信号的第二步骤 转换为数字信号，第三步骤，使用输入图形数据的索引字段值作为索引关键字从索引表中获取索引值，并且使用尾数字段的上n位从尾数表中获得尾数值 作为索引关键字的输入图形数据，以及获得索引值和尾数值的平均值的第四步骤，以计算图形数据的对数值，并在日志值的图像位置上显示图形数据。
-
Patent Agency Ranking
公开(公告)号：KR1019960008539B1
公开(公告)日：1996-06-28
申请号：KR1019930029601
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: The switching apparatus for selecting a monitor(210) and a keyboard(211) comprises: double and single direction mutiplexer units for multiplexing signals from signal lines by allocating input/output signal lines, which is connected to PCs(202,203,212), to select the keyboard(211) and the monitor(210) based on the direction from the PC; a control unit(207) for generating a control signal for the double and single direction multiplexing units(204,205); an input unit(209) for transferring a selection signal of the user to the control unit; thereby sharing a monitor and a keyboard.
Abstract translation: 用于选择监视器（210）和键盘（211）的开关装置包括：双和单向多路复用器单元，用于通过分配连接到PC（202,203,212）的输入/输出信号线来复用来自信号线的信号，以选择 键盘（211）和显示器（210）; 控制单元（207），用于产生双向和单向复用单元（204,205）的控制信号; 输入单元，用于将所述用户的选择信号传送到所述控制单元; 从而共享监视器和键盘。
-
公开(公告)号：KR1019960005391B1
公开(公告)日：1996-04-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: an A/D converter control means(312) which controls an A/D converting means(301) executing A/D conversion of data inputted by providing A/D clock from a programmable dividing means(304); a FIFO/filter control means(313) which controls and provides data from a FIFO means(302) to a hardware digital filter means(303) simultaneously as sampling sinusoidal wave signal from a second sinusoidal oscillation means(314) and empty signal of the FIFO means periodically.
Abstract translation: A / D转换器控制装置（312），其控制通过从可编程分频装置（304）提供A / D时钟而输入的数据执行A / D转换的A / D转换装置（301） 一个FIFO /滤波器控制装置（313），其将来自FIFO装置（302）的数据同时作为从第二正弦波振荡装置（314）采样正弦波信号并将其提供给硬件数字滤波器装置（303） FIFO是周期性的。
-
公开(公告)号：KR1019950020056A
公开(公告)日：1995-07-24
申请号：KR1019930029399
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: G06F3/05
Abstract: 본 발명은 FIFO수단 및 제어장치를 부가하여 디지틀 필터링부는 제한 동작속도로 A/D변환부와 별개로 동작시키고 A/D변환부를 필터의 제한동작 속도 이상으로도 동작시킬 수 있도록 하여 짧은 시간동안 데이터를 수집하여 이보다 긴 시간동안 데이터를 처리하는 시스팀의 A/D 변환시간 간격을 더욱짧게 할 수 있는 데이타 입력 및 필터링 장치를 제공하는데 그 목적이 있으며, 제1구형과 발진수단(306)와 분류수단(305)을 통하여 구형파를 입력받아 접속된 CPU의 명령에 따라 임의의 수로 분주하는 프로그래머블 분주수단(304)과, 프로그래머블 분주수단(304)으로부터 동작펄스를 공급받으며 입력되는 아날로그 신호를 A/D변환을 하여 결과를 출력하는 A/D변환수단(301)과, 상기 A/D변환수단(301)로 부터 공급받은 데이터를 일시저장하는 FIFO수단(302) 및 상기 FIFO수단(302 )의 출력을 디지틀 필터링 하는 H/W디지틀 필터수단(303)을 구비한 아날로그 신호 처리장치에 있어서, 프로그래머블 분주수단(304)으로 부터의 A/D클럭을 공급받아 입력되는 데이타의 A/D변환을 수행하는 A/D변환수단(30)을 제어하는 A/D제어수단(312)과, 제2구형과 발진수단(314)로 부터의 구형과 신호와 FIFO수단(302)의 엠프티 신호를 주기적을로 샘플링하면서 FIFO수단(302)으로부터 데이터를 인출하여 하드웨어 디지틀 필터수단(303)에 공급하고 이를 제어하는 FIFO 및 필터 제어수단(313)을 구비하도록 한다.
-
-
公开(公告)号：KR1019960014429B1
公开(公告)日：1996-10-15
申请号：KR1019930030014
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: H04L25/28
Abstract: a data buffer 207 for receiving data from a PC bus line; an encoder 206 for encoding and inputting addresses from the PC bus line; a programmable timer 201 for setting a time to enable program by connecting the data buffer 207 and an oscillator 208; a timing control section 202 for receiving an output of the encoder 206, connecting and controlling the programmable timer 201; a counter 203 for generating addresses by inputting the signal of the timing control section 202; a memory section 205 for inputting the outputs of the encoder 206, the data buffer 207, the timing control section 202, and the counter 203, loading data, and generating a WE(Write enable) signal and an OE(Output enable) signal by loading and reading speedily the data to write according to the address generated from the counter 203 by controlling the timing control section 202; a latch 209 for temporarily storing data which the output of the memory section 205 is one input and the control signal of the timing control section 202 is the other input; and a D/A converter 204 for converting a digital signal into an analog signal by inputting the output of the latch 209.
Abstract translation: 用于从PC总线接收数据的数据缓冲器207; 编码器206，用于对来自PC总线的地址进行编码和输入; 可编程定时器201，用于通过连接数据缓冲器207和振荡器208设置启用程序的时间; 定时控制部分202，用于接收编码器206的输出，连接和控制可编程定时器201; 用于通过输入定时控制部分202的信号产生地址的计数器203; 存储部分205，用于输入编码器206，数据缓冲器207，定时控制部分202和计数器203的输出，加载数据，以及通过以下方式产生WE（写使能）信号和OE（输出使能）信号 通过控制定时控制部分202，根据从计数器203产生的地址，快速地读取要读写的数据; 用于临时存储存储器部分205的输出是一个输入并且定时控制部分202的控制信号的另一个输入的锁存器209; 以及用于通过输入锁存器209的输出将数字信号转换为模拟信号的D / A转换器204。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.018 seconds)
