公开(公告)号：KR100137564B1

公开(公告)日：1998-07-01

申请号：KR1019940034744

申请日：1994-12-16

Applicant: 한국전자통신연구원

Inventor： 호요성 ,  김재곤

IPC: H04L7/04

Abstract: 본 발명은 시스템 기준 클락(N
1 MHz)을 제1클락(N
2 MHz)으로 분주하는 클락분주수단(1)과, 상기 제1클락(N
2 MHz)으로부터 외부 입력값(h_delta, k_delta)에 따라 원하는 출력 클락을 발생시키는 가변율 클락 발생수단(2)을 구비하는 것을 특징으로 하는 가변율 클락 발생장치와, 그에 적용되는 가변율 클락 발생수단(2)을 구비하는 것을 특징으로 하는 가변율 클락 발생장치와, 그에 적용되는 가변율 클락 발생 방법에 관한 것으로, 고정된 시스템 클락으로부터 여러가지 다른 주기의 클락을 효율적으로 발생시켜 원하는 비트 전송율로 데이타를 처리할 수 있으며, 또한, 단일 다중화기를 사용하여 광범위한 비트 전송율을 지원 할 수 있어, 효과적인 시스템을 구현할 수 있는 효과가 있다.

公开(公告)号：KR100139582B1

公开(公告)日：1998-06-15

申请号：KR1019940022192

申请日：1994-09-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 호요성 ,  안치득 ,  이영선

IPC: H04N19/146

Abstract: 본 발명은 비트 전송율에 따라 미리 정보량을 조절하는 영상 신호의 비트 전송율에 따른 전처리 장치 및 방법에 관한 것으로, 영상 부호화기 시스템의 전처리 장치에 있어서, 개인용 컴퓨터(4)의 제어를 받아 입력되는 원래 이미지의 영상 데이타를 3개의 출력단으로 스위칭하여 출력하는 스위치부(11)와, 상기 스위치부(11)의 제1출력단에 연결되어 영상 데이타의 저역통과필터링과 서브샘플링을 수행하는 입력영상 샘플링부(12)와, 상기 스위치부(11)의 제2출력단에 연결되어 영상 데이타의 저역통과필터링을 수행하는 저역통과필터부(13)와, 상기 스위치부(11)의 c단에 연결되어 영상 데이타를 패스시키는 프리패스부(14)를 구비하는 전처리 장치, 및 입력되는 비트 전송율이 제1소정의 값보다 작은지 판단하는 제1단계와, 상기 제1단계 수행후, 비트 전송율이 제1소정의 값 보다 작으면 저역통과필터링과 서브샘플링을 수행하는 제2단계와, 상기 제1단계 수행 후, 비트 전송율이 제1소정의 값보다 작지 않으면 상기 비트 전송율과 상기 제1소정의 값보다 큰 제2소정의 값을 비교하는 제3단계와, 상기 제3단계 수행 후, 비트 전송율이 제2소정의 값보다 작은 경우에는 저역통과필터링만을 수행하고 제2소정의 값보다 작지 않은 경우에는 모든 신호 성분을 통과시키는 제4단계를 포함하는 전처리 방법으로 이루어진다.

公开(公告)号：KR100123243B1

公开(公告)日：1997-11-17

申请号：KR1019940018165

申请日：1994-07-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이영선 ,  호요성 ,  남재열

IPC: H04N19/142

Abstract: A bit rate control method in the scene changing where proves insufficient of the number of bit that is need to process the next frame, and prevent the overflow of the buffer, because of compensating in the near frame the number of bit that use to encode after processing the scene changing frame.

Abstract translation: 在场景变化中的比特率控制方法证明了需要处理下一帧的比特数不足，并且由于在近帧中补偿使用编码的比特数量来防止缓冲器的溢出 处理场景变化框架。

公开(公告)号：KR1019970057890A

公开(公告)日：1997-07-31

申请号：KR1019950055843

申请日：1995-12-23

Applicant: 한국전자통신연구원

Inventor： 호요성 ,  문영식 ,  이동호

IPC: H04N7/52

Abstract: 본 발명은 디지톨(digital) 방송에서 발생하는 비디오(video) 신호와 오디오(audio) 신호의 시간적인 지연차를 보상하기 위한 장치에 관한 것으로, 특히 송신단에서 사용한 시스템 클럭(system clock)을 복원하지 않고서도 이러한 지연차를 보상하기 위한 장치에 관한 것으로, 발진 수단(36); 분주수단(37); 디멀티플렉싱부(26); 비디오 디코딩부(27); 동기화부(100); 및 오디오 디코딩부(35)를 구비하며, 비디오 신호와 오디오 신호의 지연 시간의 차이에 의해 발생할 수 있는 립 싱크 문제를 효율적으로 해결할 수 있는 효과가 있다.

公开(公告)号：KR1019960028430A

公开(公告)日：1996-07-22

申请号：KR1019940034003

申请日：1994-12-13

Applicant: 한국전자통신연구원

Inventor： 이영선 ,  이진환 ,  호요성 ,  정주홍

IPC: H04N5/253 ,  H04N5/87

Abstract: 본 발명은 필름모드 영상신호 검출장치에 관한 것으로, 특히 외부로부터 입력되는 영상신호가 필름모드인지 판단하는 영상신호 검출수단(10); 상기 영상신호의 MAD값이 정지영상을 고려한 필름모드의 형태인지 판단하고, 그에 따라 정지영상을 고려한 필름모드 조건 발생 신호를 출력하는 조건발생수단(20); 장면전환을 고려한 필름모드 이탈신호를 발생하여 상기 영상신호 검출수단 (10)으로 출력하는 모드변환수단(30); 및 영상모드 발생신호를 출력하는 영상모드 판정수단(40)을 구비하여 30㎐의 프레임율로 입력되는 영상소스에서 필름으로부터 변환된 영상 시퀀스를 검출함으로써, 본 발명을 활용하는 경우에 초당 30㎐의 영상을 초당 24㎐의 영상으로 부호화하는 것이 가능하여, 그 결과 20%정도의 프레임 수를 줄일 수 있어 디지털 영상 부호화기의 부호화 효율을 크게 개선시킬 수 있다.

公开(公告)号：KR1019960028419A

公开(公告)日：1996-07-22

申请号：KR1019940035036

申请日：1994-12-19

Applicant: 한국전자통신연구원

Inventor： 이동호 ,  문영식 ,  호요성 ,  이제현

IPC: H04N7/12

Abstract: 본 발명은 제어신호에 따라 소정 주파수의 클럭을 발생시키는 전압제어 발진기(19)와, 상기 전압제어 발진기(19)에서 발생된 클럭에 따라 LPCR(Local Program 클럭 Reference)울 발생시키는 카운터(12)와, PCR(Program 클럭 Reference) 또는 ESCR(Elementary Stream 클럭 Reference)과 상기 LPCR을 입력받는 제1감산기(13)와, 상기 제1감산기(13)의 출력을 입력받는 승산기(16)와, 전단계의 PCR 또는 ESCR과, 현단계의 PCR 또는 ESCR 간의 차를 계산하는 제2감산기(15)와, 상기 제2감산기(15)및 승산기(16)의 출력을 입력받는 제산기(17)와, 상기 제산기(17)의 출력에 따라 상기 제어신호를 출력하는 제어신호 발생수단(18)을 구비하는 것을 특징으로 하여, MPEG-2의 다중화 및 역다중화부에 있어 클럭을 복원할 수 있으며, 그 속도 또한 우수한 효과가 있는 다중화시스템의 시스템 클럭 복원장치에 관한 것 다.

公开(公告)号：KR1019960027643A

公开(公告)日：1996-07-22

申请号：KR1019940034744

申请日：1994-12-16

Applicant: 한국전자통신연구원

Inventor： 호요성 ,  김재곤

IPC: H04L7/04

Abstract: 본 발명은 시스템 기준 클락(N
1 MHz)을 제1클락(N
2 MHz)으로 분주하는 클락분주수단(1)과, 상기 제1클락(N
2 MHz)으로부터 외부 입력값(h_delta, k_delta)에 따라 원하는 출력 클락을 발생시키는 가변율 클락 발생 수단(2)을 구비하는 것을 특징으로 하는 가변율 클락 발생 장치와, 그에 적용되는 가변율 클락 발생 방법에 관한 것으로, 고정된 시스템 클락으로부터 여러가지 다른 주기의 클락을 효율적으로 발생시켜 원하는 비트 전송율로 데이타를 처리할 수 있으며, 또한, 일 다중화기를 사용하여 광범위한 비트 전송율을 지원할 수 있어, 효과적인 시스템을 구현할 수 있는 효과가 있다.

公开(公告)号：KR100714068B1

公开(公告)日：2007-05-02

申请号：KR1020050096700

申请日：2005-10-13

Applicant: 한국전자통신연구원 ,  광주과학기술원

Inventor： 윤국진 ,  김대희 ,  조숙희 ,  안충현 ,  이수인 ,  호요성 ,  윤승욱 ,  김성열

IPC: H04N19/597 ,  H04N13/00

CPC classification number: H04N19/50 ,  G06T15/205 ,  H04N13/128 ,  H04N19/597 ,  H04N19/85 ,  H04N2213/005

Abstract: 본 발명은 계층적 깊이 영상(Layered Depth Image: LDI)에 기반한 다시점 동영상 부호화/복호화 방법 및 장치를 제공한다. 구체적으로, 부호화의 압축 효율을 높이기 위한 선형 역상관 과정 및 LDI를 이용한 실사 다시점 영상 부호화/복호화 방법을 제안한다. 본 발명의 일실시예에 따른 계층적 깊이 영상 부호화 방법은, (i) 상기 다시점 동영상으로부터 각 시점 영상의 색상 및 깊이 정보를 이용하여 복수의 계층을 포함하는 LDI를 생성하는 단계와, (ii) 상기 LDI 계층 각각에 대하여 선형적 역상관을 수행하는 단계와, (iii) 상기 선형적 역상관이 수행된 상기 LDI 계층 각각에 대하여 데이터 모으기를 수행하는 단계와, (iv) 상기 계층별로 모여진 데이터를 부호화하여 부호화된 LDI 비트스트림을 생성하는 단계를 포함한다.
계층적 깊이 영상, 다시점 동영상 부호화/복호화, 선형 역상관

公开(公告)号：KR1020060053268A

公开(公告)日：2006-05-19

申请号：KR1020050096700

申请日：2005-10-13

Applicant: 한국전자통신연구원 ,  광주과학기술원

Inventor： 윤국진 ,  김대희 ,  조숙희 ,  안충현 ,  이수인 ,  호요성 ,  윤승욱 ,  김성열

IPC: H04N19/597 ,  H04N13/00

CPC classification number: H04N19/50 ,  G06T15/205 ,  H04N13/128 ,  H04N19/597 ,  H04N19/85 ,  H04N2213/005

Abstract: Provided are a method and an apparatus for enoding/decoding a multi-view video using LDI. Specifically, provided are a method and an apparatus for enoding/decoding a multi-view video using LDI, which uses a linear decorrelation process to improve compression efficiency. The LDI encoding method according to present invention includes: (i) generating the LDI including multiple layers by using color and depth information of each viewpoint image of the multi-view video; (ii) performing linear decorrelation in each layer of the LDI; (iii) performing data aggregation in each linearly-decorrelated layer of the LDI; and (iv) encoding the aggregated data in each layer of the LDI to generate an encoded LDI bit stream.

公开(公告)号：KR1019960028570A

公开(公告)日：1996-07-22

申请号：KR1019940037008

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 김도년 ,  김재곤 ,  호요성

IPC: H04N21/8547 ,  H04N5/91

Abstract: 본 발명은 디지틀 TV 등에 사용하는 MPEG-2 시스템에서 비디오신호와 오디오신호의 동기를 맞추기 위한 타임 스탬프(TimeStamp)를 코딩하는 장치에 관한 것으로, 시스템 타임 클럭(1)과 비디오 엔코더로부터 입력신호를 받는 제1 D-플립플롭(22)과; 시스템 타임 클럭(1)과 비디오 스트림 인터페이스(2)의 출력을 입력받는 제2 D-플립플롭(26)과; 상기 제1 D-플립플롭(22)의 출력과 상기 제 2 D-플립플롭(26)의 출력을 가산하는 제1가산기(27)와 ; 상기 제1가산기(27)의 출력과 오프셋운영자에 의한 고정값(29)을 가산하는 제2가산기(28)와; 초기화 클럭신호(31)와 상기 제2가산기(28)의 출력을 입력으로 받는 제3 D-플립플롭(30)과 ; 엔코더에서 코딩을 시작하는 시점과 TS에서 실제 타임 스탬프를 코딩하는시점사이의 간격만큼 오프셋(Offset)(34)을 더해주기 위하여 상기 D-플립플롭(22)의 출력과 제3 D-플립플롭(30)의 출력을 더하여 DTS(Decoding Time Stamp) 신호를 PES헤더 발생기(5)에 출력하는 제3가산기(23); 및 상기 제3가산기(23)의 출력과 고정된값(24)을 더하여 PTS(Presentation Time Stamp)를 PES헤더 발생기(5)로 출력하는 제4가산기(25)를 포함하여 이루어지는 것을 특징으로 하는 비디오 타임 스탬프 발생장치.