-
公开(公告)号：KR100194791B1
公开(公告)日：1999-06-15
申请号：KR1019950052191
申请日：1995-12-19
Applicant: 한국전자통신연구원
IPC: H04N19/51
Abstract: 본 발명은 프레임/필드모드 반화소 움직임 보상 장치에 관한 것으로, 프레임 또는 필드 반화소 움직임 보상 장치는 순방향 및 역방향 탐색영역 데이터 저장용 제1 및 제2 메모리수단(31,32); 상기 각각의 제1 및 제2 메모리수단(31,32)으로부터의 순방향 및 역방향 탐색영역 데이터의 메모리 출력번지 발생을 위한 제1 및 제2 카운트 수단(33,34); 상기 제1 및 제2 메모리 수단(31,32)으로부터의 정수 위치에서의 순방향 및 역방향 탐색영역 데이터를 입력으로 하여 정수 위치 또는 반화소 위치에서의 순방향, 역방향, 또는 양방향 움직임 보상 데이터를 발생시키는 움직임 보상수단(35)을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR100179500B1
公开(公告)日：1999-05-01
申请号：KR1019950053943
申请日：1995-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 움직임 벡터 결정 장치에 관한 것으로, 전체 탐색 영역에 대한 제1차이 계산수단; 제2차이 계산수단; 제1가산수단; 제2가산수단; 제1레지스터; 제2비교수단; 앤드수단; 및 노아수단으로 구성되어 있으며, 탐색 영역내에의 여러 후보 위치에서의 MAD가 동일한 경우 이전 매크로 블록의 MV와 거리가 가장 가까운 MV를 구하는 경우 이 방식을 사용하지 않은 경우보다 부호화 효율이 좋아지는 효과가 있다.
-
公开(公告)号：KR100138123B1
公开(公告)日：1998-05-15
申请号：KR1019940037008
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04N21/8547 , H04N5/91
Abstract: 본 발명은 디지틀 TV 등에 사용하는 MPEG-2 시스템에서 비디오신호와 오디오신호의 동기를 맞추기 위한 타임 스탬프(Time Stamp)를 코딩하는 장치에 관한 것으로, 시스템 타임 클럭(1)과 비디오 엔코더로부터 입력신호를 받는 제 1 D-플립플롭(22)과 ; 시스템 타임 클럭(1)과 비디오 스트림 인터페이스(2)의 출력을 입력받는 제 2 D-플립플롭(26)과 ; 상기 제 1 D-플립플롭(22)의 출력과 상기 제 2 D-플립플롭(26)의 출력을 가산하는 제 1 가산기(27)와 ; 상기 제 1 가산기(27)의 출력과 오프셋운영자에 의한 고정값(29)을 가산하는 제 2 가산기(28)와 ; 초기화 클럭신호(31)와 상기 제 2 가산기(28)의 출력을 입력으로 받는 제 3 D-플립플롭(30)과 ; 엔코더에서 코딩을 시작하는 시점과 TS에서 실제 타임 스탬프를 코딩하는 시점사이의 간격만큼 오프셋(Offset)(34)을 더해주기 위하여 상기 D-플립플롭(22)의 출력과 제 3 D-플립플롭(30)의 출력을 더하여 DTS(Decoding Time Stamp) 신호를 PES헤더 발생기(5)에 출력하는 제 3 가산기(23) ; 및 상기 제 3 가산기(23)의 출력과 고정된값(24)을 더하여 PTS(Presentation Time Stamp)를 PES헤더 발생기(5)로 출력하는 제 4 가산기(25)를 포함하여 이루어지는 것을 특징으로 하는 비디오 타임 스탬프 발생장치.
-
公开(公告)号：KR1019970002972B1
公开(公告)日：1997-03-13
申请号：KR1019930030895
申请日：1993-12-29
IPC: H04N7/22
Abstract: A transmission apparatus of a digital cablecast system is disclosed. The transmission apparatus of the digital cablecast system comprises: a system clock generator(5) for generating a system clock by extracting a color subcarrier from a composite video signal; an video signal analog/digital converter(4) for converting the composite video signal to a digital signal in response to the system clock; an audio signal analog/digital converter(6) for sampling an audio signal in reponse to an audio sampling clock and converting the audio signal to the digital signal; a digital video signal compressor(7) for compressing the dital video signal by a differential pulse code modulation(DPCM); and a digital signal3(DS3) multiplexer(9) for transmitting the audio sampling clock to the audio signal analog/digital converter(6) and transmitting a DS3 frame. Thereby, the transmission apparatus of the digital cablecast system may reduce a transmission noise and perform the cablecast service of high quality.
Abstract translation: 公开了一种数字有线电视广播系统的发送装置。 数字有线播放系统的发送装置包括：系统时钟发生器（5），用于通过从复合视频信号中提取彩色副载波来产生系统时钟; 视频信号模拟/数字转换器（4），用于响应系统时钟将复合视频信号转换成数字信号; 音频信号模拟/数字转换器（6），用于对响应于音频采样时钟的音频信号进行采样，并将音频信号转换为数字信号; 用于通过差分脉冲编码调制（DPCM）压缩双向视频信号的数字视频信号压缩器（7）; 以及用于将音频采样时钟发送到音频信号模拟/数字转换器（6）并发送DS3帧的数字信号3（DS3）多路复用器（9）。 由此，数字有线广播系统的发送装置可以降低发送噪声，进行高质量的有线电视服务。
-
-
Patent Agency Ranking
公开(公告)号：KR1019950022830A
公开(公告)日：1995-07-28
申请号：KR1019930030009
申请日：1993-12-27
Abstract: 본 발명은 45Mb/s 비디오 코덱을 제어하는 회로에 관한 것으로, A/D변환 모듈, 소스코더 모듈, 소스디코더 모듈 및 D/A변환 모듈을 구비한 코덱용 제어회로에 있어서, 45Mb/s 비디오 코덱을 여러가지 모드로 사용하기 위하여 상기 모듈들 사이에 다수의 다중화기(Multiplex)를 구비하고 있는 것을 특징으로 한다.
-
公开(公告)号：KR1019970057955A
公开(公告)日：1997-07-31
申请号：KR1019950053943
申请日：1995-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 움직임 벡터 결정 장치에 관한 것으로, 전체 탐색 영역에 대한 제1차이 계산수단; 제2차이 계산수단; 제1가산수단; 제2가산수단; 제1레지스터; 제2비교수단; 앤드수단; 및 노아수단으로 구성되어 있으며, 탐색 영역내에의 여러 후보 위치에서의 MAD가 동일한 경우 이전 매크로 블록의 MV와 거리가 가장 가까운 MV를 구하는 경우 이 방식을 사용하지 않은 경우보다 부호화 효율이 좋아지는 효과가 있다.
-
公开(公告)号：KR1019970057889A
公开(公告)日：1997-07-31
申请号：KR1019950055839
申请日：1995-12-23
Applicant: 한국전자통신연구원
IPC: H04N19/43
Abstract: 본 발명은 선형 시스톨릭 어레이를 사용한 움직임 추정 연산 구조로서, 기존으 움직임 추정 장치에 비하여 훨씬 넓은 탐색 범위를 제공하고, 외부 데어터의 공급 속도가 내부 연산 소자의 동작속도의 절반이 되도록 하여, 시스템의 데이타 공급부담을 줄이면서도 전체 움직임 추정 성능을 향상시킨 움직임 추정장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 블록정합 움직임 추정 장치는, 기준블록 데이타를 원래 값과 지연된 값으로 각각 입력 받아 다중화하여 출력하는 다중화수단, 상기 다중화 수단의 출력을 지연시켜 출력하는 지연 수단, 및 연산소자를 선형 시스톨틱 어레이로 구성한 파이프 라인부를 병렬로 연결하여 구성하되, 탐색영역데이타와 상기 지연수단 및 다중화 수단의 출력을 입력받아 탐색 영역의 각 부분별 MAD 계산을 담당하는 프로세서 어레이 수단을 구비한다. 따라서, 상기와 같이 이루어지는 본 발명의 블록정함 움직임 추정 장치는 내부 연산 소자의 빠른 계산 속도, 이의 절반 속도만을 요구하는 외부 데이터 공급 구조, 초기 데이터 공급 이후에도 모든 연산 소자가 100% 활용되는 효율적인 시스톨릭 연산 구조, 또한 이러한 구조를 통하여 얻을 수 있는 넓은 탐색범위등을 제공하는 효과가 있다.-
公开(公告)号：KR1019970057880A
公开(公告)日：1997-07-31
申请号：KR1019950052191
申请日：1995-12-19
Applicant: 한국전자통신연구원
IPC: H04N19/51
Abstract: 본 발명은 프레임/필드모드 반화소 움직임 보상 장치에 관한 것으로, 프레임 또는 필드 반화소 움직임 보상 장치는 순방향 및 역방향 탐색영역 데이터 저장용 제1 및 제2 메모리수단(31,32); 상기 각각의 제1 및 제2 메모리수단(31,32)으로부터의 순방향 및 역방향 탐색영역 데이터의 메모리 출력번지 발생을 위한 제1 및 제2 카운트 수단(33,34); 상기 제1 및 제2 메모리 수단(31,32)으로부터의 정수 위치에서의 순방향 및 역방향 탐색영역 데이터를 입력으로 하여 정수 위치 또는 반화소 위치에서의 순방향, 역방향, 또는 양방향 움직임 보상 데이터를 발생시키는 움직임 보상수단(35)을 구비하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.02 seconds)
