公开(公告)号：DE102010040065A1

公开(公告)日：2012-03-01

申请号：DE102010040065

申请日：2010-08-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRILLBERGER MICHAEL ,  LEHR MATTHIAS ,  WERNER THOMAS

IPC: H01L23/498 ,  H01L21/58 ,  H01L21/60 ,  H01L23/13 ,  H01L23/16

Abstract: Ein Halbleiterchip und ein Gehäusesubstrat können direkt auf der Grundlage von Formschluss miteinander verbunden werden, indem geeignet die Form der komplementären Kontaktstrukturen in dem Halbleiterchip und dem Gehäusesubstrat bereitgestellt werden. Folglich ist ein Lotmaterial nicht mehr erforderlich und es können erhöhte Temperaturen während des Zusammenfügeprozesses vermieden werden, was konventioneller Weise zu ausgeprägten Verspannungskräften führt, die dadurch insbesondere in sehr komplexen Metallisierungssystemen Schäden hervorrufen.

公开(公告)号：DE102008026212B4

公开(公告)日：2013-04-04

申请号：DE102008026212

申请日：2008-05-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRILLBERGER MICHAEL ,  LEHR MATTHIAS

IPC: H01L23/544 ,  H01L21/66 ,  H01L21/768 ,  H01L23/52

Abstract: Halbleiterbauelement mit: einer SOI-Konfiguration mit einem Substrat (201), einer vergrabenen isolierenden Schicht (204) und einem darüberliegenden Halbleitergebiet (202); einem Chipgebiet mit einem Metallisierungssystem; mehreren Schaltungselementen, die in und über dem Halbleitergebiet gebildet sind; einem Chipversiegelungsgebiet, das in dem Metallisierungssystem gebildet ist und das Chipgebiet von einem Rahmengebiet trennt; und einem leitenden Pfad, der mit den mehreren Schaltungselementen verbunden ist und einen vergrabenen Bereich aufweist, der unter einem Teil des Chipversiegelungsgebiets ausgebildet ist, wobei der vergrabene Bereich zumindest teilweise in dem Substrat (201) gebildet ist.

公开(公告)号：DE102010030760A1

公开(公告)日：2012-01-05

申请号：DE102010030760

申请日：2010-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： HUISINGA TORSTEN ,  GRILLBERGER MICHAEL ,  HAHN JENS

IPC: H01L23/50 ,  H01L21/60 ,  H01L21/768

Abstract: In einem Halbleiterbauelement werden Durchgangskontaktierungen oder Siliziumdurchgangskontaktierungen (TSV) so hergestellt, dass diese einen effizienten Verspannungsrelaxationsmechanismus aufweisen, beispielsweise auf der Grundlage einer Verspannungsrelaxationsschicht, um damit Verspannungskräfte zu reduzieren oder zu kompensieren, die durch eine ausgeprägte Änderung im Volumen der leitenden Füllmaterialien in den Durchgangskontaktierungen hervorgerufen werden. Auf diese Weise wird die hohe Wahrscheinlichkeit des Erzeugens von Rissen oder Materialablösungen, wie sie in konventionellen Halbleiterbauelementen auftritt, deutlich verringert.

公开(公告)号：DE102010003562A1

公开(公告)日：2011-10-06

申请号：DE102010003562

申请日：2010-03-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRILLBERGER MICHAEL ,  LEHR MATTHIAS ,  GIEDIGKEIT RAINER

IPC: H01L21/60

Abstract: In einem Wiederaufschmelzprozess zum Verbinden eines Halbleiterchips eines Gehäusesubstrats wird der Temperaturgradient und somit die thermisch hervorgerufene mechanische Spannung in einem empfindlichen Metallisierungssystem des Halbeleiterchips während der Abkühlphase verringert. Dazu werden ein oder mehrere Heizintervalle in die Abkühlphase eingeführt, wodurch die Temperaturdifferenz effizient verringert wird. In anderen Fällen wird das zentrale Gebiet zusätzlich gekühlt, indem geeignet lokal beschränkte Mechanismen vorgesehen werden, etwa ein lokal beschränkter Gasfluss und dergleichen. Folglich können gewünschte kurze Gesamtprozesszeiten erreicht werden, ohne dass zu erhöhten Ausbeuteverlusten beigetragen wird, wenn komplexe Metallisierungssysteme auf der Grundlage eines bleifreien Kontaktschemas verarbeitet werden.

公开(公告)号：DE102007057684B4

公开(公告)日：2011-08-25

申请号：DE102007057684

申请日：2007-11-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRILLBERGER MICHAEL ,  LEHR MATTHIAS

IPC: H01L21/66 ,  H01L21/768 ,  H01L23/544

Abstract: Verfahren mit: Erzeugen eines abgesenkten Oberflächenbereichs (204s) in einer ersten Metallisierungsschicht (210) eines Testbereichs (250, 250a) für ein Halbleiterbauelement (200), die ein dielektrisches Material (202) umfasst, durch Ausbilden einer Öffnung in dem dielektrischen Material (202), Füllen der Öffnung mit einem Metall (204) und Ausführen eines ersten CMP-Prozesses an der ersten Metallisierungsschicht (210); Bilden eines ersten Metallgebiets (251a) und eines zweiten Metallgebiets (251b) in einem Leckstrombereich einer zweiten Metallisierungsschicht (220), die auf der ersten Metallisierungsschicht (210) gebildet ist, indem Öffnungen in dem Leckstrombereich mit einem Metall gefüllt und überschüssiges Metall durch Ausführen eines zweiten CMP-Prozesses entfernt wird, wobei der Leckstrombereich zu dem abgesenkten Oberflächenbereich justiert ist, und wobei das erste Metallgebiet (251a) und das zweite Metallgebiet (251a) mit einem lateralen Abstand (251d) voneinander ausgebildet werden, der kleiner als die laterale Breite der Öffnung ist, die in dem dielektrischen Material (202) der ersten Metallisierungsschicht (210) ausgebildet...