公开(公告)号：DE102009043740B4

公开(公告)日：2021-08-05

申请号：DE102009043740

申请日：2009-09-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES US INC

Inventor： ZENNER SOEREN ,  JUNGNICKEL GOTTHARD ,  KUECHENMEISTER FRANK

IPC: H01L21/3205 ,  H01L21/28 ,  H01L21/78 ,  H01L23/36 ,  H01L23/482

Abstract: Halbleiterbauelement (100; 200) mit:einem Halbleitersubstrat (101; 201) mit einer Vorderseite (201F) und einer Rückseite (101B; 201B);einem Metallisierungssystem (120; 220), das über der Vorderseite (201F) gebildet ist, wobei das Metallisierungssystem (120; 220) über einer Bauteilebene vorgesehen ist; undwobei ein metallenthaltender Schichtstapel (140; 240) auf der Rückseite (101B; 201B) angebracht ist, wobeidieser metallenthaltende Schichtstapel (140; 240) eine Haftschicht (141; 241) aufweist, die direkt auf der Rückseite (101B; 201B) gebildet ist, sowieeine Übergangsschicht, welche direkt auf der Haftschicht (141; 241) gebildet ist undeine erste Metallschicht (142; 242), welche direkt auf der Übergangsschicht gebildet ist, wobeidie Haftschicht (141; 241) eine Verbindung repräsentiert, die eine Metallsorte mit Titan und/oder Tantal und/oder Wolfram und/oder Rhenium und/oder Chrom und mindestens eine nicht-Metallsorte in Form von Sauerstoff aufweist und wobeiin der Übergangsschicht, die die Metallsorten und die nicht-Metallsorte aufweist, die die Haftschicht (141; 241) aufweist, und in der die Konzentration der nicht-Metallsorte von der Grenzschicht zur Haftschicht (141; 241) zu der Grenzschicht zur ersten Metallschicht (142; 242) hin abnimmt und wobeidie erste Metallschicht (142; 242) die eine oder die mehreren Metallsorten aufweist, die die Haftschicht (141; 241) aufweist.

公开(公告)号：DE102011004672B4

公开(公告)日：2021-07-08

申请号：DE102011004672

申请日：2011-02-24

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES US INC

Inventor： BAARS PETER ,  JAKUBOWSKI FRANK ,  HEINRICH JENS ,  LEPPER MARCO ,  SCHLOTT JANA ,  FROHBERG KAI

IPC: H01L21/84 ,  H01L27/06 ,  H01L27/12 ,  H01L29/417 ,  H01L29/423

Abstract: Verfahren mit:Bilden einer Öffnung durch ein Gebiet einer Halbleiterschicht und eine vergrabene isolierende Schicht eines SOI- (Halbleiter-auf-Isolator-) Bauelements derart, dass ein Bereich eines kristallinen Substratmaterials des SOI-Bauelements freigelegt wird;Ausführen eines Implantationsprozesses derart, dass ein dotiertes Gebiet in dem freigelegten Bereich des kristallinen Substratmaterials gebildet wird und so dass Drain- und Sourcegebiete eines Transistors erzeugt werden, der in und über einem Halbleitergebiet der Halbleiterschicht ausgebildet ist;Bilden einer Beschichtung in der Öffnung und über dem Transistor;Bilden eines Opferfüllmaterials selektiv in der Öffnung;Entfernen der Beschichtung außerhalb der Öffnung unter Anwendung des Opferfüllmaterials als eine Ätzmaske;Entfernen des Opferfüllmaterials; undBilden eines Metallsilizids in dem dotierten Gebiet und den Drain- und Sourcegebieten.

公开(公告)号：DE102010003559B4

公开(公告)日：2019-07-18

申请号：DE102010003559

申请日：2010-03-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： WEI ANDY ,  HEINRICH JENS ,  RICHTER RALF

IPC: H01L23/525

Abstract: Halbleiterbauelement (100) mit:einem Transistor (150) mit einer Gateelektrodenstruktur (110A), die auf einer Oberfläche eines Halbleitergebiets (102) ausgebildet ist und die ein Gatedielektrikumsmaterial mit großem ε und ein metallenthaltendes Elektrodenmaterial, das über dem Gatedielektrikumsmaterial mit großem ε ausgebildet ist, aufweist;einer elektronischen Sicherung (110B) mit einem Halbleiterkörper (112), der über einem Oberflächenbereich eines Isolationsgebiets (102B), der in Bezug auf die Oberfläche des Halbleitergebiets (102) abgesenkt ist, ausgebildet ist, so dass eine Differenz im Höhenniveau der Gateelektrodenstruktur und der elektronischen Sicherung besteht und eine Höhe des abgesenkten Oberflächenbereichs geringer ist als eine Höhe der Oberfläche des Halbleitergebiets; undeiner Elektrodenstruktur (110C), die über einem nicht-abgesenkten Oberflächenbereich der Isolationsstruktur (102B) lateral benachbart zu dem Halbleiterkörper (112) der elektronischen Sicherung (110B) ausgebildet ist und den Halbleiterkörper (112) der elektronischen Sicherung lateral vollständig umschließt.

公开(公告)号：DE102010002453B4

公开(公告)日：2018-05-09

申请号：DE102010002453

申请日：2010-02-26

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GEISLER HOLM ,  LEHR MATTHIAS ,  KUECHENMEISTER FRANK ,  GRILLBERGER MICHAEL

IPC: H01L21/66 ,  G01N29/04 ,  H01L21/768

Abstract: Verfahren mit:Hervorrufen einer mechanischen Belastung in einem dielektrischen Material (252) eines Metallisierungssystems (220) eines Halbleiterbauelements (200) durch Ausüben einer lateralen mechanischen Kraft (F) auf ein einzelnes Chipkontaktelement (210), das in dem Metallisierungssystem (220) ausgebildet ist und sich über eine Oberfläche des dielektrischen Materials (252) hinaus erstreckt; undBestimmen mindestens eines Parameterwertes, der eine Antwort des dielektrischen Materials (252) auf die hervorgerufene mechanische Belastung angibt.

公开(公告)号：DE102010003560B4

公开(公告)日：2018-04-05

申请号：DE102010003560

申请日：2010-03-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： FEUSTEL FRANK ,  WERNER THOMAS ,  FROHBERG KAI

IPC: H01L21/822 ,  H01L21/768 ,  H01L27/08 ,  H01L27/10

Abstract: Verfahren mit: Bilden einer ersten Öffnung (121c) in einem dielektrischen Material (121) einer ersten Verdrahtungsebene (120) eines Halbleiterbauelements (100), wobei die erste Öffnung (121c) über einem ersten Metallgebiet (113) angeordnet ist, das in einer zweiten Verdrahtungsebene (110) ausgebildet ist, die unter der ersten Verdrahtungsebene (120) angeordnet ist, wobei die erste Öffnung (121c) von dem ersten Metallgebiet durch (113) eine isolierende Schicht (123) getrennt ist; Bilden eines leitenden Hartmaskenmaterials (124) über dem dielektrischen Material (121) der ersten Verdrahtungsebene (120) und über mehreren Oberflächenbereichen der ersten Öffnung (121c); Strukturieren (106, 108) des leitenden Hartmaskenmaterials (124), um eine Hartmaske (124) herzustellen, die die Größe und Lage einer zweiten Öffnung (121v, 121t) festlegt, die in dem dielektrischen Material (121) der ersten Verdrahtungsebene (120) zu bilden ist; Bilden der zweiten Öffnung (121v, 121t) in dem dielektrischen Material (121) der ersten Verdrahtungsebene (120) durch Ausführen eines Ätzprozesses (109) unter Anwendung der Hartmaske (124) als ein Ätzstoppmaterial gegenüber diesem Ätzprozess (109); und Füllen der ersten (121c) und der zweiten Öffnung (121v, 121t) mit einem metallenthaltenden Material (128) durch Ausführen eines gemeinsamen Füllprozesses.

公开(公告)号：DE102010001405B4

公开(公告)日：2018-03-15

申请号：DE102010001405

申请日：2010-01-29

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： SCHEIPER THILO

IPC: H01L21/84 ,  H01L27/12

Abstract: Verfahren zur Herstellung einer Substratdiode eines Halbleiterbauelements (200), wobei das Verfahren umfasst: Bilden eines Wannengebiets in einem kristallinen Substratmaterial (202) des Halbleiterbauelements (200) durch Implantieren einer Wannendotierstoffsorte durch mindestens eine vergrabene isolierende Schicht (203), die zwischen dem kristallinen Substratmaterial (202) und einer Bauteilschicht (204), die mehrere aktive Gebiete (204B, ..., 204E) und mehrere Isolationsstrukturen (204K, ..., 204O) aufweist, ausgebildet ist; Bilden einer ersten Öffnung (208A) und einer zweiten Öffnung (208K) derart, dass diese sich durch ein isolierendes Material mindestens einer der Isolationsstrukturen (204K, ..., 204O) und durch die vergrabene isolierende Schicht (203) erstrecken; Füllen der ersten und der zweiten Öffnung (208A, 208K) mit einem leitenden Material (251); und Bilden eines Transistors in einer Bauteilschicht (204) nach dem Füllen der ersten und der zweiten Öffnung (208A, 208K) mit dem leitenden Material (251), wobei das Wannengebiet (202W) und die erste und die zweite Öffnung (208A, 208K) unter Anwendung der gleichen Maskenschicht (207), die über der Bauteilschicht (204) ausgebildet ist, hergestellt werden.

公开(公告)号：DE102009047873B4

公开(公告)日：2018-02-01

申请号：DE102009047873

申请日：2009-09-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： GRIEBENOW UWE ,  BEYER SVEN ,  SCHEIPER THILO ,  HOENTSCHEL JAN

IPC: H01L31/16 ,  G02B6/12 ,  G02B6/43

Abstract: Halbleiterbauelement mit: einem Substrat (101) mit einer ersten siliziumenthaltenden Halbleiterschicht (110) und einer zweiten siliziumenthaltenden Halbleiterschicht (120); mehreren Schaltungselementen (111), die in und über der ersten siliziumenthaltenden Halbleiterschicht (110) gebildet sind; einem lichtemittierenden Element (123), das in der zweiten siliziumenthaltenden Halbleiterschicht (120) gebildet ist, wobei die erste siliziumenthaltende Halbleiterschicht (110) über der zweiten siliziumenthaltenden Halbleiterschicht (120) gebildet ist; einem lichtempfangenden Element, das in der zweiten siliziumenthaltenden Halbleiterschicht (120) gebildet ist; einer ersten vergrabenen Mantelschicht (103), die zwischen der ersten und der zweiten siliziumenthaltenden Halbleiterschicht (110, 120) gebildet ist; einer zweiten vergrabenen Mantelschicht (102), die unter der zweiten siliziumenthaltenden Halbleiterschicht (120) gebildet ist; und einem Verbindungssystem (141a, 141b, 162a, 162b), das ausgebildet ist, das lichtemittierende Element (123) und das lichtempfangende Element (124) mit mehreren Schaltungselementen (111a, 111b) elektrisch zu verbinden.

公开(公告)号：DE102011005641B4

公开(公告)日：2018-01-04

申请号：DE102011005641

申请日：2011-03-16

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  HOENTSCHEL JAN

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/092

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer schützenden Beschichtung (264L) über einem aktiven Gebiet (202A) und einer Gateelektrodenstruktur (260), die auf dem aktiven Gebiet ausgebildet ist und eine dielektrische Deckschicht (267) aufweist; Bilden von Drain- und Sourceerweiterungsgebieten (252E) in dem aktiven Gebiet in Anwesenheit der schützenden Beschichtung; Bilden einer Abstandshalterstruktur (266) auf der schützenden Beschichtung; Entfernen eines freiliegenden Bereichs der schützenden Beschichtung unter Anwendung der Abstandshalterstruktur als eine Ätzmaske; Bilden von Drain- und Sourcegebieten durch das Erzeugen tiefer Drain- und Sourcebereiche (252D) in dem aktiven Gebiet in Anwesenheit der Abstandshalterstruktur; Entfernen der Abstandshalterstruktur und der dielektrischen Deckschicht in einem gemeinsamen Ätzprozess, wobei freiliegende Oberflächenbereiche der Drain- und Sourcegebiete zur Herstellung eines Metallsilizids (253) darin vorbereitet werden; und Herstellen des Metallsilizids in den so vorbereiteten Oberflächenbereichen der Drain- und Sourcegebiete.

公开(公告)号：DE102010029531B4

公开(公告)日：2017-09-07

申请号：DE102010029531

申请日：2010-05-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  JAVORKA PETER ,  WIATR MACIEJ ,  BOSCHKE ROMAN ,  KRUEGER CHRISTIAN

IPC: H01L21/8238 ,  H01L27/092

Abstract: In komplexen Halbleiterbauelementen kann die Defektrate, die typischerweise mit dem Vorsehen eines Silizium/Germaniummaterials in dem aktiven Gebiet von p-Kanaltransistoren verknüpft ist, deutlich verringert werden, indem Kohlenstoff vor oder während des selektiven epitaktischen Aufwachsens des Silizium/Germaniummaterials eingebaut wird. Erfindungsgemäß wird ein Ionenimplantationsprozess angewendet, um die Kohlenstoffsorte einzubringen. Dabei werden auch in n-Kanaltransistoren bessere Verformungsbedingungen geschaffen.

公开(公告)号：DE102009006798B4

公开(公告)日：2017-06-29

申请号：DE102009006798

申请日：2009-01-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： WERNER THOMAS ,  FROHBERG KAI ,  FEUSTEL FRANK

IPC: H01L21/768 ,  H01L23/522

Abstract: Verfahren mit: Bilden einer ersten Ätzmaske (102) über einem dielektrischen Material (121) einer Metallisierungsschicht (110) eines Halbleiterbauelements, wobei die erste Ätzmaske (102) eine erste Maskenöffnung (102a) mit einer ersten lateralen Größe aufweist; Bilden einer Ätzstoppbeschichtung (104c) über der ersten Ätzmaske (102) und in der ersten Maskenöffnung (102a); Bilden einer zweiten Ätzmaske (104) über der Ätzstoppbeschichtung (104c), wobei die zweite Ätzmaske (104) eine zweite Maskenöffnung (104a), die zu der ersten Maskenöffnung (102a) ausgerichtet ist und eine zweite laterale Größe besitzt, die größer ist als die erste laterale Größe, aufweist, wobei Bilden der zweiten Ätzmaske (104) umfasst: Bilden einer zweiten Maskenschicht über der Ätzstoppbeschichtung (104c) und Strukturieren der zweiten Maskenschicht auf der Grundlage einer ersten Lackmaske und unter Verwendung der Ätzstoppbeschichtung (104c) als Ätzstopp, um so die zweite Maskenöffnung (104a) auszubilden und einen Seitenwandabstandshalter auf Seitenwänden der ersten Maskenöffnung (102a) auszubilden; Bilden eines Teils einer Kontaktdurchführungsöffnung (121a) auf der Grundlage der ersten und der zweiten Maskenöffnung (104a) sowie des Seitenwandabstandshalters derart, dass diese sich bis zu einer ersten Tiefe in dem dielektrischen Material (121) erstreckt; Übertragen der zweiten Maskenöffnung (104a) in die erste Ätzmaske (102); Vergrößern einer Tiefe der Kontaktdurchführungsöffnung (121a); und Bilden eines Grabens in dem dielektrischen Material (121) unter Anwendung der zweiten Maskenöffnung (104a) als eine Ätzmaske; und wobei Bilden der ersten Ätzmaske (102) umfasst: Bilden einer ersten Maskenschicht über dem dielektrischen Material (121) und Strukturieren der ersten Maskenschicht auf der Grundlage einer zweiten Lackmaske, um die erste Maskenöffnung (102a) zu schaffen, wobei die erste laterale Größe größer ist als die laterale Größe der Kontaktdurchführungsöffnung (121a).