Gleichzeitig ablaufende Fehlererkennung in einer ternären inhaltsadressierbaren Speicher- (TCAM-) Einheit

    公开(公告)号:DE102016204792A1

    公开(公告)日:2016-09-29

    申请号:DE102016204792

    申请日:2016-03-23

    Applicant: IBM

    Abstract: Eine Vielzahl von Datenwörtern werden in einen TCAM geschrieben; jedes weist Binärzeichen und Don't-Care-Zeichen auf. Gleichzeitig wird für jedes der Wörter: eine erste Prüfsumme für die Binärzeichen berechnet; und Folgendes wird in einem entsprechenden Abschnitt eines RAM gespeichert: eine Kennung der Binärzeichen und die erste Prüfsumme. Der ternäre inhaltsadressierbare Speicher wird mit einem Eingabewort abgefragt. Beim Ergeben einer Übereinstimmung in der Abfrage beinhalten weitere Schritte das Abrufen entsprechender Werte der Kennung der Binärzeichen und der ersten Prüfsumme aus dem Direktzugriffsspeicher; das Berechnen einer zweiten Prüfsumme für das Eingabewort unter Verwendung der Kennung der Binärzeichen; und das Ermitteln in Echtzeit, dass die Übereinstimmung falsch positiv ist, wenn die zweite und die erste Prüfsumme nicht gleich sind.

    Erzeugen einer dynamischen Huffman-Tabelle

    公开(公告)号:DE102016220801B4

    公开(公告)日:2019-05-09

    申请号:DE102016220801

    申请日:2016-10-24

    Applicant: IBM

    Abstract: Verfahren zum Codieren von Daten, wobei das Verfahren die Schritte aufweist:Realisieren von dynamischen Huffman-Tabellen in Hardware, die eine Mehrzahl von Huffman-Baumformen repräsentieren, welche aus einem Beispieldatensatz vorberechnet wurden, wobei die Huffman-Baumformen in den dynamischen Huffman-Tabellen durch Codelängenwerte repräsentiert werden;Entfernen von Symbolen aus den dynamischen Huffman-Tabellen, so dass lediglich variable Codelängenwerte verbleiben;Schreiben von Symbolen und ihren Zählwerten aus den Eingabedaten in die dynamischen Huffman-Tabellen nach dem Empfang von Eingabedaten;Berechnen einer Wertung für jede der dynamischen Huffman-Tabellen mit den Symbolen und Zählwerten aus den Eingabedaten, wobei die Wertung auf den Codelängenwerten der vorberechneten Huffman-Baumformen und den Zählwerten aus den Eingabedaten beruht; undAuswählen einer gegebenen der dynamischen Huffman-Tabellen mit einer niedrigsten Wertung für ein Codieren der Eingabedaten.

    Huffmann-Paralleldecoder
    14.
    发明专利

    公开(公告)号:DE102016204602A1

    公开(公告)日:2016-09-29

    申请号:DE102016204602

    申请日:2016-03-21

    Applicant: IBM

    Abstract: Ein Halteregister weist einen Hauptdateneingang und einen Lookahead-Eingang auf. Aufeinanderfolgende sich überlappende Abschnitte des Hauptdateneingangs und des Lookahead-Eingangs werden für eine Mehrzahl M von Halbdecodern bereitgestellt, die eine Untergruppe von häufig vorkommenden Codewörtern eines Huffman-Codes enthalten. Wenn kein Codewort angetroffen wird, das nicht in den Halbdecodern verfügbar ist, entschlüsseln die Halbdecoder parallel in einem einzigen Taktzyklus M der häufig vorkommenden Codewörter. Wenn ein Codewort auftritt, das nicht in den Halbdecodern verfügbar ist, wird der Eingang, der für einen entsprechenden einen der Halbdecoder bestimmt ist, dessen Eingang das Codewort enthält, das nicht in dem entsprechenden einen der Halbdecoder verfügbar ist, auf einen Eingang eines Volldecoders angewendet, der in einem ternären inhaltsadressierbaren Arbeitsspeicher umgesetzt ist. Der Volldecoder enthält alle Codewörter des Huffman-Codes.

    Verwalten von komprimiertem Speicher unter Verwendung gestaffelter Interrupts

    公开(公告)号:DE112011103408T5

    公开(公告)日:2013-10-31

    申请号:DE112011103408

    申请日:2011-09-23

    Applicant: IBM

    Abstract: Es werden Systeme und Verfahren zum Verwalten von Speicher bereitgestellt. Ein bestimmtes Verfahren kann das Auslösen einer Speicherkomprimierungsoperation beinhalten. Das Verfahren kann ferner das Auslösen eines ersten Interrupts beinhalten, der so konfiguriert ist, dass er als Reaktion auf eine erste erkannte Speicherstufe einen ersten Prozess beeinflusst, der auf einem Prozessor ausgeführt wird. Ein zweiter ausgelöster Interrupt kann so konfiguriert sein, dass er als Reaktion auf eine zweite erkannte Speicherstufe den ersten Prozess beeinflusst, der auf dem Prozessor ausgeführt wird, und ein dritter Interrupt kann ausgelöst werden, damit er als Reaktion auf eine dritte erkannte Speicherstufe den ersten Prozess beeinflusst, der auf dem Prozessor ausgeführt wird. Es wird zumindest die erste, die zweite oder die dritte Speicherstufe durch die Speicherkomprimierungsoperation beeinflusst.

    Managing compressed memory using tiered interrupts

    公开(公告)号:GB2500834A

    公开(公告)日:2013-10-02

    申请号:GB201310842

    申请日:2011-09-23

    Applicant: IBM

    Abstract: Systems and methods to manage memory are provided. A particular method may include initiating a memory compression operation. The method may further include initiating a first interrupt configured to affect a first process executing on a processor in response to a first detected memory level. A second initiated interrupt may be configured to affect the first process executing on the processor in response to a second detected memory level, and a third interrupt may be initiated to affect the first process executing on the processor in response to a third detected memory level. At least of the first, the second, and the third detected memory levels are affected by the memory compression operation.

Patent Agency Ranking