公开(公告)号：WO2006115894A2

公开(公告)日：2006-11-02

申请号：PCT/US2006014516

申请日：2006-04-18

Applicant: IBM ,  CARTIER EDUARD A ,  COPEL MATTHEW W ,  DORIS BRUCE B ,  JAMMY RAJARAO ,  KIM YOUNG-HEE ,  LINDER BARRY P ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K ,  WONG KEITH KWONG HON

Inventor： CARTIER EDUARD A ,  COPEL MATTHEW W ,  DORIS BRUCE B ,  JAMMY RAJARAO ,  KIM YOUNG-HEE ,  LINDER BARRY P ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K ,  WONG KEITH KWONG HON

IPC: H01L29/76

CPC classification number: H01L21/823842

Abstract: The present invention is directed to CMOS structures that include at least one nMOS device located on one region of a semiconductor substrate; and at least one pMOS device located on another region of the semiconductor substrate. In accordance with the present invention, the at least one nMOS device includes a gate stack comprising a gate dielectric, a low workfunction elemental metal having a workfunction of less than 4.2 eV, an in-situ metallic capping layer, and a polysilicon encapsulation layer and the at least one pMOS includes a gate stack comprising a gate dielectric, a high workfunction elemental metal having a workfunction of greater than 4.9 eV, a metallic capping layer, and a polysilicon encapsulation layer. The present invention also provides methods of fabricating such a CMOS structure.

Abstract translation: 本发明涉及包括位于半导体衬底的一个区域上的至少一个nMOS器件的CMOS结构; 以及位于半导体衬底的另一区域上的至少一个pMOS器件。 根据本发明，所述至少一个nMOS器件包括栅极堆叠，其包括栅极电介质，功函数小于4.2eV的低功函数元素金属，原位金属覆盖层和多晶硅封装层，以及 所述至少一个pMOS包括包括栅极电介质的栅极堆叠，具有大于4.9eV的功函数的高功函数元素金属，金属覆盖层和多晶硅封装层。 本发明还提供了制造这种CMOS结构的方法。

公开(公告)号：DE112012003981T5

公开(公告)日：2014-06-18

申请号：DE112012003981

申请日：2012-09-14

Applicant: IBM

Inventor： CARTIER EDUARD A ,  WANG YANFENG ,  WONG KEITH K H ,  GREENE BRIAN J ,  GUO DECHAO ,  WANG GAN

IPC: H01L21/00

Abstract: Es werden FinFET-Strukturen und Verfahren zum Fertigen der FinFET-Strukturen offenbart. Das Verfahren beinhaltet ein Durchführen eines Sauerstofftemperprozesses an einem Gate-Stapel einer FinFET-Struktur, um eine Vt-Verschiebung hervorzurufen. Der Sauerstofftemperprozess wird nach einem Abtragen der Seitenwand und nach einer Silicidierung durchgeführt. Eine Struktur weist eine Vielzahl von Finnenstrukturen auf, die aus einer Halbleiterdünnschicht strukturiert worden sind. Die Struktur weist des Weiteren einen Gate-Stapel auf, der die Vielzahl von Finnenstrukturen umhüllt. Der Gate-Stapel beinhaltet ein dielektrisches High-k-Material, das einer seitlichen Sauerstoffdiffusion unterzogen wird, um eine Vt-Verschiebung des Gate-Stapels hervorzurufen.

公开(公告)号：GB2509262B

公开(公告)日：2015-08-05

申请号：GB201404141

申请日：2012-09-14

Applicant: IBM

Inventor： CARTIER EDUARD A ,  GREENE BRIAN J ,  GUO DECHAO ,  WANG GAN ,  WANG YANFENG ,  WONG KEITH H

IPC: H01L29/66

公开(公告)号：GB2509262A

公开(公告)日：2014-06-25

申请号：GB201404141

申请日：2012-09-14

Applicant: IBM

Inventor： CARTIER EDUARD A ,  GREENE BRIAN J ,  GUO DECHAO ,  WANG GAN ,  WANG YANFENG ,  WONG KEITH H

IPC: H01L29/66

Abstract: FinFET structures and methods of manufacturing the FinFET structures are disclosed. The method includes performing an oxygen anneal process on a gate stack of a FinFET structure to induce Vt shift. The oxygen anneal process is performed after sidewall pull down and post silicide. A structure comprises a plurality of fin structures patterned from a semiconductor film. The structure further comprises a gate stack wrapping around the plurality of fin structures. The gate stack includes a high-k dielectric material subjected to a lateral oxygen diffusion to induce Vt shift of the gate stack.