公开(公告)号：FR2978869A1

公开(公告)日：2013-02-08

申请号：FR1157106

申请日：2011-08-03

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BOUCHOUCHA MOHAMED ,  CHAPELON LAURENT-LUC

IPC: H01L21/98 ,  H01L23/535

Abstract: Structure intégrée tridimensionnelle, et procédé de fabrication correspondant, comprenant un assemblage d'un premier circuit intégré (CI1) et d'un deuxième circuit intégré (CI2), ledit premier circuit intégré comportant une face avant(F11), une face arrière (F12), au moins une ligne métallique (LM1) d'un niveau de métallisation disposée au voisinage de sa face avant et un pilier conducteur (PC) saillant d'une de ses faces et électriquement connecté avec ladite ligne métallique (LM1) du premier circuit intégré, ledit pilier conducteur étant recouvert à son extrémité d'une couche (SAC) d'un alliage à basse température de fusion, ledit deuxième circuit intégré (CI2) comportant une face avant (F21), une face arrière, au moins une ligne métallique (LM2) disposée au voisinage de sa face avant et une cavité (CV) sur sa face arrière (F22) débouchant sur ladite ligne métallique du deuxième circuit intégré, ladite face du premier circuit intégré d'où saille ledit pilier conducteur (PC) et la face arrière (F22) du deuxième circuit intégré (CI2) étant collées et la couche (SAC) d'alliage à basse température de fusion est en contact électrique avec ladite ligne métallique (LM2) du deuxième circuit intégré de manière à former une liaison conductrice entre ladite ligne métallique du premier circuit intégré et ladite ligne métallique du deuxième circuit intégré.

公开(公告)号：FR2978610A1

公开(公告)日：2013-02-01

申请号：FR1156909

申请日：2011-07-28

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L21/60 ,  H01L23/48

Abstract: Dispositif intégré et procédé de fabrication correspondant, le dispositif comprenant : - un support semi-conducteur (SC) ayant au moins une zone électriquement conductrice (ALU) s'étendant depuis une première face (F1) du support, une liaison électriquement conductrice traversante comprenant un ensemble monobloc formé d'un même matériau (CU) et comportant un premier pilier conducteur (P1) au sein du support débouchant sur ladite première face et traversant ladite zone électriquement conductrice, et débouchant également sur une deuxième face (F22) opposée à ladite première face, et un deuxième pilier conducteur (P2) au dessus dudit au moins un premier pilier conducteur.

公开(公告)号：FR2969374A1

公开(公告)日：2012-06-22

申请号：FR1060637

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  BOUCHOUCHA MOHAMED

IPC: H01L21/50 ,  H01L23/532

Abstract: Procédé et dispositif semi-conducteur, le dispositif comprenant un assemblage de deux circuits intégrés (IC1, IC2), ledit assemblage comprenant une couche de résine photosensible (RES) comblant l'espace entre les deux circuits intégrés, et au moins un pilier électriquement conducteur (PC) ménagé au sein de ladite résine (RES) et reliant électriquement les deux circuits intégrés (IC1, IC2).

公开(公告)号：FR2977368B1

公开(公告)日：2014-01-31

申请号：FR1155877

申请日：2011-06-30

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BOUCHOUCHA MOHAMED ,  CHAUSSE PASCAL ,  CHAPELON LAURENT-LUC

IPC: H01L21/66

公开(公告)号：FR2993400A1

公开(公告)日：2014-01-17

申请号：FR1256724

申请日：2012-07-12

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L23/538

Abstract: Structure intégrée tridimensionnelle (STR) comprenant un premier circuit intégré (CI1) comprenant plusieurs premiers plots ménagés au sein d'une région isolante (ISO1) du premier circuit intégré affleurant une première face du premier circuit intégré, un deuxième circuit intégré (CI2) comprenant plusieurs deuxièmes plots ménagés au sein d'une région isolante (ISO2) du deuxième circuit intégré affleurant tous à l'exception d'au moins l'un d'entre eux une première face du deuxième circuit intégré, les deux circuits intégrés étant mutuellement solidarisés, chaque premier plot étant en vis-à-vis d'un deuxième plot et ledit au moins un plot du deuxième circuit intégré et le premier plot en vis-à-vis dudit au moins un plot forment respectivement un premier élément (E10) et un deuxième élément (E20) séparés par une cavité comprenant respectivement deux matériaux électriquement conducteurs différents, et la structure comprend des moyens de détection de contact (DET) lors d'une élévation de température.

公开(公告)号：FR2990297A1

公开(公告)日：2013-11-08

申请号：FR1254157

申请日：2012-05-07

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L23/52 ,  H01L21/768 ,  H01L25/04 ,  H01L27/00

Abstract: Structure formée d'un empilement d'au moins une première structure semiconductrice sur une deuxième structure semi-conductrice, les première et deuxième structures comprenant chacune : - un substrat semi-conducteur (10, 20) recouvert d'une couche isolante (11, 21) comprenant des niveaux métalliques d'interconnexions (13, 23); et - une première face (210) comprenant au moins une zone conductrice (130) formant le dernier niveau métallique d'interconnexion desdits niveaux, lesdites premières faces (210) des première et deuxième structures étant en regard l'une de l'autre, et le dernier niveau métallique de la première structure étant connecté électriquement au dernier niveau métallique de la deuxième structure, ladite structure comprenant en outre : - un premier pilier d'interconnexion (6) connecté à ladite zone conductrice (130) de la première structure, et formant saillie par rapport à la première face de la première structure ; - un logement (29) traversant toute l'épaisseur de la deuxième structure, et contenant tout ou partie du premier pilier (6) ; et - un deuxième pilier d'interconnexion (7) formant saillie par rapport à une deuxième face de la deuxième structure, ladite deuxième face étant opposée à la première face (210), ce deuxième pilier (7) étant en contact électrique avec ledit premier pilier (6).

公开(公告)号：FR2969377B1

公开(公告)日：2013-09-27

申请号：FR1060640

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/77 ,  H01L21/822

公开(公告)号：FR2986904A1

公开(公告)日：2013-08-16

申请号：FR1251362

申请日：2012-02-14

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC

IPC: H01L21/98 ,  H01L23/52

Abstract: L'invention concerne un assemblage de puces/tranches semiconductrices dans lequel les faces accolées des deux puces/tranches (W1, W2) comprennent une couche isolante (20, 21) dans laquelle sont insérés des plots de cuivre en regard (Pi1, Pi2). La couche isolante est en un matériau choisi dans le groupe comprenant du nitrure de silicium et du nitro-carbure de silicium.

公开(公告)号：FR2969374B1

公开(公告)日：2013-07-19

申请号：FR1060637

申请日：2010-12-16

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  BOUCHOUCHA MOHAMED

IPC: H01L21/50 ,  H01L23/532

公开(公告)号：FR2970119A1

公开(公告)日：2012-07-06

申请号：FR1061356

申请日：2010-12-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

IPC: H01L21/768

Abstract: Procédé de réalisation d'un moyen de connexion électrique d'une puce de circuits intégrés et puce de circuits intégrés comprenant une plaque de substrat et, sur une face avant de la plaque de substrat, des circuits intégrés et une couche intégrant un réseau avant d'interconnexion électrique, dans lesquels au moins un via local de connexion électrique (7a) en une matière conductrice de l'électricité, est formé dans un trou (8a) et un évidement (8b) de la plaque de substrat (2) et est reliée à une portion de connexion (9) dudit réseau d'interconnexion électrique ; un pilier de connexion électrique (16) en une matière conductrice de l'électricité, est formé sur une partie arrière du via de connexion électrique ; et une couche extérieure locale de protection (18) peut recouvrir au moins en partie le via de connexion électrique et le pilier de connexion électrique.