公开(公告)号：FR3103585A1

公开(公告)日：2021-05-28

申请号：FR1913126

申请日：2019-11-22

Applicant: STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： OLSON DANIEL ,  PALLARDY LOIC ,  ANQUET NICOLAS

IPC: G06F15/76 ,  G06F1/04 ,  G06F1/32 ,  G06F1/3215 ,  G06F11/30 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves. Une première ressource esclave particulière (PH4) coopère avec un élément (EL4) du système sur puce, par exemple un générateur de signal d’horloge, et cet élément EL4 a les mêmes droits d’accès que ceux de la première ressource esclave particulière correspondante. Figure pour l’abrégé : Fig 19

公开(公告)号：FR3103584A1

公开(公告)日：2021-05-28

申请号：FR1913127

申请日：2019-11-22

Applicant: ST MICROELECTRONICS ALPS SAS ,  STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： PALLARDY LOIC ,  ANQUET NICOLAS ,  DAVIDESCU DRAGOS

IPC: G06F15/76 ,  G06F1/04 ,  G06F11/22 ,  G06F11/36 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3047348B1

公开(公告)日：2018-07-27

申请号：FR1650856

申请日：2016-02-03

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： BROUTIN MICKAEL ,  LELIEVRE BENOIT ,  ANQUET NICOLAS

IPC: G01R31/3187 ,  G11C29/12

Abstract: L'invention concerne un procédé comprenant, en réponse à l'activation d'au moins un signal de commande (BIST CMD) requérant qu'un circuit de test (204) d'une matrice mémoire (202) déclenche un mode de test de la mémoire permettant la lecture d'au moins une partie de la matrice mémoire, le lancement par un circuit de commande de test (208) d'une séquence de sur-écriture pour sur-écrire les données stockées dans la matrice mémoire (202) ; et l'activation, grâce au circuit de commande de test (208), du mode de test de la mémoire une fois que la séquence de sur-écriture est achevée.