公开(公告)号：FR3070537A1

公开(公告)日：2019-03-01

申请号：FR1757908

申请日：2017-08-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: H01L27/112 ,  H01L27/115 ,  H01L29/72

Abstract: Le dispositif de mémoire (EE), du type mémoire non-volatile électriquement effaçable et programmable, comprenant un plan-mémoire (PM) comportant une alternance de caissons semiconducteurs d'un premier type de conductivité (B0, B1) voisins et électriquement isolés entre eux, chaque caisson (B0, B1) comportant des mots-mémoire (WD), dans lequel un transistor de sélection de grille de commande (CGT) respectivement attribué à chaque mot-mémoire (WD) est réalisé dans et sur un caisson semiconducteur (B1, B0) voisin du caisson semiconducteur (B0, B1) comportant le mot-mémoire (WD) auquel il est attribué.

公开(公告)号：FR3023434A1

公开(公告)日：2016-01-08

申请号：FR1456333

申请日：2014-07-02

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BATTISTA MARC ,  BAS GILLES ,  TAILLIET FRANCOIS

IPC: H04B1/59

Abstract: L'invention concerne un transpondeur électromagnétique comportant un circuit résonnant (20) ; un pont redresseur (23) dont des bornes d'entrées (33, 34) sont connectées aux bornes du circuit résonnant et dont des bornes de sortie redressée (31, 32) fournissent une tension (Vdd) d'alimentation de circuits électroniques (25) ; et un dispositif (4) de limitation de la tension (Vrf) aux bornes du circuit résonnant, connecté entre les bornes d'entrée du pont de redressement.

公开(公告)号：FR3008534A1

公开(公告)日：2015-01-16

申请号：FR1356720

申请日：2013-07-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C14/00

Abstract: Procédé de gestion du fonctionnement d'un ensemble d'au moins une cellule-mémoire (CEL) du type comportant une cellule-mémoire élémentaire du type SRAM (CELSR) et au moins une cellule-mémoire élémentaire non volatile (CELNV) mutuellement couplées, ladite au moins une cellule-mémoire étant configurée pour effectuer une inversion de valeur de donnée lors d'un rechargement dans la cellule-mémoire élémentaire SRAM d'une donnée préalablement écrite dans ladite au moins une cellule élémentaire non volatile, procédé comprenant, à chaque transfert d'une donnée de ladite cellule-mémoire élémentaire du type SRAM (CELSR) dans ladite au moins une cellule-mémoire élémentaire non volatile (CELNV) et à chaque rechargement de ladite cellule-mémoire élémentaire SRAM, une mise en œuvre respective des mêmes opérations sur une donnée témoin d'une cellule-mémoire témoin (CELT) fonctionnellement analogue et associée à ladite au moins une cellule-mémoire, et à chaque lecture (22) d'une donnée de ladite cellule-mémoire élémentaire SRAM, une lecture correspondante (23) de la donnée témoin, et une inversion ou non de la donnée lue dans ladite cellule-mémoire élémentaire SRAM (CELSR) en fonction de la valeur lue de la donnée témoin.

公开(公告)号：FR3007185A1

公开(公告)日：2014-12-19

申请号：FR1355439

申请日：2013-06-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C14/00

Abstract: Dispositif de mémoire, comprenant au moins une cellule-mémoire comportant une première cellule-mémoire élémentaire du type SRAM (CELSR) comportant deux inverseurs mutuellement connectés de façon croisée, deux groupes comportant chacun au moins une cellule-mémoire élémentaire non volatile, les cellules-mémoire élémentaires non volatiles (E1, E2) des deux groupes étant connectées d'une part à une borne d'alimentation (BAL) et d'autre part aux sorties et aux entrées des deux inverseurs par l'intermédiaire d'un étage d'interconnexion commandable (N2, N7, N4, N5).

公开(公告)号：FR2973563A1

公开(公告)日：2012-10-05

申请号：FR1152797

申请日：2011-04-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: H01L21/70 ,  H01L21/66

Abstract: Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape d'écriture dans une mémoire présente sur la plaquette de données concernant au moins deux puces (2) distinctes de la plaquette (1).

公开(公告)号：FR3107139A1

公开(公告)日：2021-08-13

申请号：FR2001195

申请日：2020-02-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G11C16/02 ,  G06F12/00 ,  G11C7/00 ,  H01L27/115

Abstract: Le dispositif de mémoire (EE) du type mémoire morte électriquement effaçable et programmable comporte des moyens d’écriture (ME) destinés à effectuer une opération d’écriture en réponse à une réception d’une commande d’écriture (COM) d’au moins un octet sélectionné (OCT0i-OCT1i) dans au moins un mot mémoire sélectionné (MWi,j) du plan mémoire (PM), l’opération d’écriture comprenant un cycle d’effacement suivi d’un cycle de programmation, et configurés pour générer, lors du cycle d’effacement, une tension d’effacement dans les cellules mémoires (CEL) de tous les octets (OCT0i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j), et un potentiel d’inhibition d’effacement configuré vis-à-vis de la tension d’effacement pour empêcher l’effacement des cellules mémoires des octets non-sélectionnés (OCT2i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j) qui ne sont pas ledit au moins un octet sélectionné (OCT0i-OCT1i). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3106692A1

公开(公告)日：2021-07-30

申请号：FR2000761

申请日：2020-01-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G11C14/00 ,  G11C11/40

Abstract: Le circuit intégré comprend un dispositif de mémoire (NVSR) comportant au moins un point mémoire (BTCL) possédant une cellule mémoire volatile (FF) et une seule cellule mémoire non-volatile (EE) couplées ensemble à un nœud commun (NC). Figure pour l’abrégé : Fig 1

公开(公告)号：DE102021101752A1

公开(公告)日：2021-07-29

申请号：DE102021101752

申请日：2021-01-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G11C11/41

Abstract: Die integrierte Schaltung umfasst eine Speichervorrichtung (NVSR), die mindestens einen Speicherpunkt (BTCL) umfasst, der eine flüchtige Speicherzelle (FF) und eine einzelne nichtflüchtige Speicherzelle (EE) besitzt, die gemeinsam an einen gemeinsamen Knoten (NC) gekoppelt sind.

公开(公告)号：DE102016104343B4

公开(公告)日：2021-03-04

申请号：DE102016104343

申请日：2016-03-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C16/00

Abstract: Verfahren zur Kontrolle eines Vorgangs des Schreibens mindestens eines Datums in mindestens eine Speicherzelle vom Typ elektrisch programmierbarer und löschbarer Nur-Lese-Speicher, umfassend mindestens einen Schritt des Löschens oder Programmierens der Zelle durch einen entsprechenden Löschimpuls (IMP1) oder Programmierimpuls (IMP2) und eine Analyse der Form des Lösch- oder Programmierimpulses während des entsprechenden Lösch- oder Programmierschrittes, wobei das Ergebnis dieser Analyse für einen richtigen oder falschen Ablauf des Schreibvorgangs repräsentativ ist.

公开(公告)号：FR3008534B1

公开(公告)日：2019-06-28

申请号：FR1356720

申请日：2013-07-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C14/00

Abstract: Procédé de gestion du fonctionnement d'un ensemble d'au moins une cellule-mémoire (CEL) du type comportant une cellule-mémoire élémentaire du type SRAM (CELSR) et au moins une cellule-mémoire élémentaire non volatile (CELNV) mutuellement couplées, ladite au moins une cellule-mémoire étant configurée pour effectuer une inversion de valeur de donnée lors d'un rechargement dans la cellule-mémoire élémentaire SRAM d'une donnée préalablement écrite dans ladite au moins une cellule élémentaire non volatile, procédé comprenant, à chaque transfert d'une donnée de ladite cellule-mémoire élémentaire du type SRAM (CELSR) dans ladite au moins une cellule-mémoire élémentaire non volatile (CELNV) et à chaque rechargement de ladite cellule-mémoire élémentaire SRAM, une mise en œuvre respective des mêmes opérations sur une donnée témoin d'une cellule-mémoire témoin (CELT) fonctionnellement analogue et associée à ladite au moins une cellule-mémoire, et à chaque lecture (22) d'une donnée de ladite cellule-mémoire élémentaire SRAM, une lecture correspondante (23) de la donnée témoin, et une inversion ou non de la donnée lue dans ladite cellule-mémoire élémentaire SRAM (CELSR) en fonction de la valeur lue de la donnée témoin.