-
公开(公告)号：EP3309830A1
公开(公告)日：2018-04-18
申请号：EP17168077.0
申请日：2017-04-25
Inventor： PETITDIDIER, Sébastien , LISART, Mathieu
IPC: H01L23/58
CPC classification number: H01L23/573 , H01L21/76802 , H01L21/76831 , H01L23/522 , H01L23/5226
Abstract: L'invention concerne une puce de circuit intégré comportant un empilement d'interconnexions, dans lequel est formée une cavité (12), remplie d'au moins un premier matériau (14) ayant une sélectivité au polissage et/ou à la gravure différente de plus de 10 % par rapport aux matériaux (2, 6, 8) formant l'empilement d'interconnexion.
Abstract translation: 本发明涉及一种包括互连叠层的集成电路芯片，其中形成有填充有至少一种第一材料（14）的空腔（12），所述第一材料具有与第一材料不同的抛光和/或蚀刻选择性 相对于形成互连堆叠的材料（2,6,8），超过10％。
-
公开(公告)号：EP3236496A1
公开(公告)日：2017-10-25
申请号：EP16198719.3
申请日：2016-11-14
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： SARAFIANOS, Alexandre , LISART, Mathieu , FORT, Jimmy
IPC: H01L23/58
CPC classification number: H01L23/576 , H01L21/762 , H01L27/088
Abstract: L'invention concerne une puce électronique comprenant : une pluralité de premières barres semiconductrices d'un premier type de conductivité et de deuxièmes barres semiconductrices d'un deuxième type de conductivité disposées de manière alternée et contiguë sur une région (3) du premier type de conductivité ; deux contacts de détection (17) disposés aux extrémités de chaque deuxième barre ; un circuit de détection (19) de la résistance entre les contacts de détection de chaque deuxième barre ; des tranchées d'isolement (11) s'étendant dans les deuxièmes barres sur une première profondeur entre des éléments de circuit ; et des murs d'isolement (32) s'étendant sur toute la largeur de chaque deuxième barre sur une deuxième profondeur supérieure à la première profondeur.
Abstract translation: 本发明涉及一种电子芯片，包括：多个第一导电类型的第一半导体棒和一个第二导电类型的第二半导体条的交替和相邻布置的区域（3）的所述第一类型 导电性; 两个检测触点（17），设置在每个第二杆的端部; 每个第二棒的检测触点之间的电阻的检测电路（19） 在电路元件之间的第一深度处在第二棒中延伸的隔离沟槽（11） 和隔离壁（32），其将每个第二杆的整个宽度延伸到大于第一深度的第二深度。
-
Search Results
12
records
(took 0.02 seconds)
