-
公开(公告)号：KR100809435B1
公开(公告)日：2008-03-05
申请号：KR1020060125022
申请日：2006-12-08
Applicant: 한국전자통신연구원
IPC: H04L12/917
CPC classification number: H04L47/76 , H04L47/748
Abstract: A method and a system for controlling a band in a subscriber network are provided to maintain switching throughput of an output band at almost maximum capacity by periodically or non-periodically recalculating a currently-applied limit band range according to the number of registered subscribers. If guarantee band class information by subscriber and limit band class information are updated in a subscriber network, increase and decrease of the number of subscribers designated according to each information and total usage band of the subscriber network are analyzed to newly determine the limit band by subscriber(S32,S33). On the basis of the determined limit band information, the amount of input traffics from each subscriber is controlled(S34).
Abstract translation: 提供了一种用于控制用户网络中的频带的方法和系统，以通过根据注册用户的数量周期性地或非周期性地重新计算当前应用的限制带范围来维持输出频带在几乎最大容量下的切换吞吐量。 如果在用户网络中更新用户和限制频带类信息的保证频带分类信息，则根据用户网络的每个信息和总使用频带指定的用户数量的增加和减少被分析以通过用户新确定限制频带 （S32，S33）。 基于所确定的限制频带信息，控制来自每个用户的输入量的数量（S34）。
-
公开(公告)号：KR100527341B1
公开(公告)日：2005-11-09
申请号：KR1020020080159
申请日：2002-12-16
Applicant: 한국전자통신연구원
IPC: H04L12/00
Abstract: 본 발명은 크로스바 방식의 방송스위치에 관한 것으로서, 입력포트에 매칭되며, 유니캐스트 및 멀티캐스트 데이터를 일시 저장하고, 유니캐스트 및 멀티캐스트 데이터를 목적하는 출력포트 별로 전송하기위한 중재요청을 하고, 중재요청이 수행된 패킷 데이터에 대한 정보를 저장 및 관리하는 적어도 하나의 입력버퍼; 적어도 하나의 입력버퍼로부터 중재요청 신호를 받아 그 요청 정보를 저장 및 관리하며, 중재 요청에 따라 중재를 수행하는 중앙 중재기; 입력버퍼로부터 데이터를 전송받아 중앙 중재기의 중재결과정보를 받아 이에 따라 스위칭을 수행하며, 적어도 둘 이상의 크로스바 스위치를 포함하는 크로스바스위치부; 및 크로스바 스위치부의 크로스바 스위치 각각에 매칭되어 출력된 패킷 데이터를 크로스바 스위치 별로 저장하고 관리하는 출력버퍼들로 이루어진 출력버퍼부를 포함함을 특징으로 한다.
따라서 본 발명에 의하면, 방송 패킷 지원 문제를 해결하고 스위치의 고 처리율을 지원함으로써 방송 서비스에 원활히 대처할 수 있으며 병렬 중재기를 이용하고 파이프라인 방식을 이용한 고속 동작을 지원함으로써 고속의 대용량의 스위치를 적은 비용으로 설계할 수 있다.-
公开(公告)号：KR1020050019266A
公开(公告)日：2005-03-03
申请号：KR1020030056919
申请日：2003-08-18
Applicant: 한국전자통신연구원
CPC classification number: H04L49/60 , H04J3/0691 , H04J3/1611
Abstract: PURPOSE: A TDM/IP data integrated switching system and a method thereof are provided to simultaneously switch all packet-type data using a fixed-length packet switch by converting TDM/EoS(Ethernet over SDH)-mixed data, received from a SONET/SDH network, into the same format as packet data, received from an IP/Ethernet network. CONSTITUTION: A TDM/IP data integrated switching system(200) comprises a TDM/EoS data processor(300), an IP/Ethernet data processor(400), a fixed-length packet switch(500), and a control/timing driver(600). The TDM/EoS data processor(300) comprises an input TDM/EoS data processor(310) and an output TDM/EoS data processor(320). The input TDM/EoS data processor(310) comprises an input data classification part(311), an input EoS data processing part(312), an input TDM data processing part(313), and an input data multiplexer(314). The input data classification part(311) classifies TDM/EoS-mixed data, received from a SONET/SDH network, into TDM data and EoS data. The input EoS data processing part(312) packetizes the classified EoS data through demultiplexing, EoS protocol processing, Ethernet frame processing, and packet header creation. The input TDM data processing part(313) packetizes the classified TDM data through demultiplexing, data alignment, and packet header creation. The input data multiplexer(314) receives packetized data from the input EoS data processing part(312) and multiplexes them.
Abstract translation: 目的：提供一种TDM / IP数据集成交换系统及其方法，通过转换从SONET / EOS接收的TDM / EoS（Ethernet over SDH）混合数据，同时切换所有分组型数据，使用固定长度的分组交换机， SDH网络与从IP /以太网接收的分组数据格式相同。 构成：TDM / IP数据集成交换系统（200）包括TDM / EoS数据处理器（300），IP /以太网数据处理器（400），固定长度分组交换机（500）和控制/定时驱动器 （600）。 TDM / EoS数据处理器（300）包括输入TDM / EoS数据处理器（310）和输出TDM / EoS数据处理器（320）。 输入TDM / EoS数据处理器（310）包括输入数据分类部分（311），输入EoS数据处理部分（312），输入TDM数据处理部分（313）和输入数据多路复用器（314）。 输入数据分类部（311）将从SONET / SDH网络接收的TDM / EoS混合数据分类为TDM数据和EoS数据。 输入EoS数据处理部分（312）通过解复用，EoS协议处理，以太网帧处理和分组报头创建对分类的EoS数据进行打包。 输入TDM数据处理部分（313）通过解复用，数据对准和分组报头创建对分类的TDM数据进行分组。 输入数据多路复用器（314）从输入的EoS数据处理部分（312）接收分组数据，并对其进行复用。
-
公开(公告)号：KR1020040052306A
公开(公告)日：2004-06-23
申请号：KR1020020080159
申请日：2002-12-16
Applicant: 한국전자통신연구원
IPC: H04L12/00
CPC classification number: H04L49/101
Abstract: PURPOSE: A broadcast switch in crossbar type is provided to finish all operations within a processing time of each unit data packet, and to transmit results of each functional block in pipeline method, thereby increasing a switch throughput. CONSTITUTION: At least one input buffer(200,210) matched with input ports temporarily stores unicast/multicast data, transmits an arbitration request to transmit the data to targeted output ports, and stores/manages information on packet data where the arbitration request is performed. A central arbiter(230) receives an arbitration request signal from the at least one input buffer(200,210) to store/manage requested information, and carries out an arbitration process according to the request. A crossbar switch portion(222) receives the data to switch the data according to arbitration result information, and includes at least more than two crossbar switches. An output buffer portion(224) consists of output buffers that store/manage the packet data by crossbar switch.
Abstract translation: 目的：提供交叉开关类型的广播交换机，以在每个单位数据包的处理时间内完成所有操作，并以流水线方式传输每个功能块的结果，从而增加交换机吞吐量。 构成：与输入端口匹配的至少一个输入缓冲器（200,210）临时存储单播/多播数据，发送仲裁请求以将数据发送到目标输出端口，并存储/管理执行仲裁请求的分组数据的信息。 中央仲裁器（230）从至少一个输入缓冲器（200,210）接收仲裁请求信号以存储/管理所请求的信息，并根据请求执行仲裁处理。 交叉开关部分（222）接收数据以根据仲裁结果信息切换数据，并且包括至少两个以上的交叉开关。 输出缓冲器部分（224）由通过交叉开关存储/管理分组数据的输出缓冲器组成。
-
公开(公告)号：KR100382142B1
公开(公告)日：2003-05-01
申请号：KR1020000027081
申请日：2000-05-19
IPC: H04L12/50
CPC classification number: H04L49/1576 , H04L49/1523 , H04L49/3018 , H04L49/3027 , H04L2012/5679 , H04L2012/5683
Abstract: A method for scheduling an input and output buffered ATM or packet switch and, more particularly, to a method for cell-scheduling an input and output buffered switch that is adapted to a high-speed large switch is provided. The input and output buffered switch has multiple switching planes, and its structure is used to compensated for decreasing performance of the input buffered switch resulting from HOL (head-of-line) blocking of the input buffered switch. The input and output buffered switch consists of input buffer modules grouping several input ports and output ports and output buffer modules, and each input buffer module has several FIFO queues for the associated module output buffer modules. In the input and output buffered switch having multiple switching planes, cell scheduling is carried out using a simple iterative matching (SIM) method. The SIM method consists of three operations, those are, request operation, grant operation, and accepting operation, and in the SIM method, the operations are iteratively carried out several times in one cell period, thereby matching efficiency can be increased. Each input buffered module determines simultaneously multiple FIFO queues served in one cell period, so that the SIM method with multiple selection ability has higher speed operations and better performance than conventional scheduling methods.
Abstract translation: 提供了一种用于调度输入和输出缓冲ATM或分组交换的方法，并且更具体地涉及一种用于对适配于高速大开关的输入和输出缓冲开关进行信元调度的方法。 输入和输出缓冲开关具有多个交换平面，其结构用于补偿由输入缓冲交换机的HOL（线头）阻塞导致的输入缓冲交换机的性能下降。 输入和输出缓冲开关由输入缓冲模块组成，多个输入端口和输出端口以及输出缓冲模块组成，每个输入缓冲模块具有用于相关模块输出缓冲模块的多个FIFO队列。 在具有多个交换平面的输入和输出缓冲交换机中，使用简单迭代匹配（SIM）方法执行小区调度。 SIM方法包括三个操作，即请求操作，授权操作和接受操作，并且在SIM方法中，操作在一个单元周期内迭代地执行若干次，由此可以增加匹配效率。 每个输入缓冲模块同时确定在一个小区周期内服务的多个FIFO队列，因此具有多种选择能力的SIM方法比传统调度方法具有更高的速度操作和更好的性能。
-
Patent Agency Ranking
公开(公告)号：KR100333738B1
公开(公告)日：2002-04-25
申请号：KR1019990029259
申请日：1999-07-20
IPC: H04L12/28
Abstract: 1. 청구범위에기재된발명이속한기술분야본 발명은 ATM 교환기에서 IPC 통신경로의적응적설정방법에관한것임. 2. 발명이해결하려고하는기술적과제본 발명은스위치제어기와운용/유지프로세서간의통신중단을막아주는 IPC 통신경로의적응적설정방법과상기방법을실현시키기위한프로그램을기록한컴퓨터로읽을수 있는기록매체를제공하는데그 목적이있음. 3. 발명의해결방법의요지본 발명은, 상호연결스위치제어기로경로정보를통보하고수신응답및 스위치고장경보를기다리는제 1 단계; 해당스위치제어기의응답이없으면다른가입자정합스위치를통하도록경로를변경하여상호연결스위치제어기로통보하는제 2 단계; 고장경보를받은가입자정합스위치가사용중인경로에있으면경로정보를변경하여상호연결스위치제어기로통보하는제 3 단계; 및모든스위치제어기로부터응답을받아해당경로정보를저장하는제 4 단계를포함한다. 4. 발명의중요한용도본 발명은상호연결스위치제어기와운용/유지프로세서간의계속적인통신기능을제공함에이용됨.
-
公开(公告)号：KR1020010063940A
公开(公告)日：2001-07-09
申请号：KR1019990062048
申请日：1999-12-24
IPC: H04L12/28
CPC classification number: H04L49/153 , H04L12/5601 , H04L49/106 , H04L2012/5674
Abstract: PURPOSE: A cell/packet switching system configured with planes is provided to configure multiple planes, to compensate an additional time block for bit and word synchronization for output data of an asynchronous cross pointer/cross bar switch for sequential activation and operation. CONSTITUTION: Input/output buffering units(4100,4200,4300) stores cell/packet inputted at a high speed, for waiting. Cross pointer/cross bar switching units(4410,4420,4430) are configured with multiple planes, for interfacing and switching with the input/output buffering units(4100,4200,4300) through a high speed serial bit stream input/output. A cell/packet arbitrating unit(4500) performs arbitration for the output control of the cell/packet stored in the input/output buffering units(4100,4200,4300), outputs shape change information to the cross pointer/cross bar switching units(4410,4420,4430), and sequentially activates the cross pointer/cross bar switching units(4410,4420,4430) to output the shape change information.
Abstract translation: 目的：提供配置有平面的单元/分组交换系统以配置多个平面，以补偿用于顺序激活和操作的异步交叉指针/交叉开关的输出数据的位和字同步的附加时间块。 规定：输入/输出缓冲单元（4100,4200,4300）存储以高速输入的单元/分组，用于等待。 交叉指针/交叉开关单元（4410,4420,4430）配置有多个平面，用于通过高速串行比特流输入/输出与输入/输出缓冲单元（4100,4200,4300）进行接口和切换。 小区/分组仲裁单元（4500）对存储在输入/输出缓冲单元（4100,4200,4300）中的小区/分组的输出控制执行仲裁，将形状改变信息输出到交叉指针/横杆切换单元 4410,4420,4430），并且顺序地激活交叉指针/横杆切换单元（4410,4420,4430）以输出形状变化信息。
-
公开(公告)号：KR100236979B1
公开(公告)日：2000-01-15
申请号：KR1019970015695
申请日：1997-04-25
IPC: H04L7/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 지연을 이용한 셀 동기 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 다수의 입력단으로부터 시간에 따라 변하는 서로 위상이 다른 셀 클럭을 가지고 다수의 전달 경로를 통하여 입력되는 셀들을 기준 셀 클럭에 동기시키기 위한 셀 동기 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 다수의 입력단으로부터 시간에 따라 변하는 서로 다른 셀 클럭 및 위상을 가지고 서로 다른 전달 경로를 통하여 입력되는 셀들을 지연시키기 위해 이중포트 메모리 대신 D-플립플롭으로 구성된 직렬 쉬프트 레지스터를 이용하며, 지연 유무를 결정하기 위한 위상 비교시 JK-플립플롭의 입력 클럭을 가변하는 대신 클럭은 안정화시키고 데이터를 가변시킴으로써 셀 데이터가 기준 클럭 위상에 동기되도록 한다.
4. 발명의 중요한 용도
본 발명은 초고속 셀 처리 장치의 셀 동기에 이용됨.-
公开(公告)号：KR100194626B1
公开(公告)日：1999-06-15
申请号：KR1019960061298
申请日：1996-12-03
IPC: H04L12/56
Abstract: 본 발명은 스위치 네트워크 전단에서 라우팅 어드레스를 결정하여 라우팅하는 비동기 전송모드 스위치 네트워크에서의 루우프-백 방법, 입력 어드레스 발생장치 및 그 방법에 관한 것이다. 그 목적은 ATM 스위치 네트워크의 내부셀 구성에서 루우프-백을 위한 입력 어드레스 및 역방항 라우팅 모드제어 필드를 추가하고 스위치의 입력단에 각 포트별 입력 어드레스 발생수단과 라우팅 어드레스 선택 알고리즘을 구비하여 불편한 경로시험 등을 용이하게 하는 데에 있다. 그 방법은 다음과 같다. 입력셀의 헤더 데이터를 읽어 입력셀이 유효셀이 아니면, 그냥 이전에 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 만일 입력셀이 유효셀이면, 현재의 라우팅의 방향과 라우팅 모드를 판단한다. 현재의 라우팅이 순방향 라우팅 중이고 아직 역방향 라우팅 시작 모드가 아니면 순방향 라우팅 어드레스를 선택하여 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 현재의 라우팅이 역방향 라우팅 중이거나 역방향 라우팅 시작 모드이면, 역방향 라우팅 어드레스를 선택하여 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 에러가 발생하면 입력셀을 폐기하고 종료한다. 종래의 루우프-백에 비하여 3단 루우프-백 시험이 가능하며, 3단 우회 경로를 통한 역방향 라우팅도 가능하다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019990034417A
公开(公告)日：1999-05-15
申请号：KR1019970056021
申请日：1997-10-29
Abstract: 본 발명은 공유 메모리형 비동기 전송모드(ATM) 스위치의 교환기능을 진단하는 방법에 관한 것으로서, 스위치 제어기와 상위 프로세서간의 프로세서간 통신은 ATM 스위치의 어느 한 포트를 통하여 이루어지며, 프로세서간 통신용 셀의 교환기능을 스위치 제어기가 진단함에 있어서 ATM 스위치의 출력 포트 중 하나를 프로세서간 통신의 수신 포트로 선정하고 모든 입력 포트에 순차적으로 프로세서간 통신용 셀을 인가하여 2Nx1의 경로에 대한 진단을 하고 계속하여 프로세서간 통신의 수신 포트를 바꿔가면서 2Nx1의 경로에 대한 진단을 하여 전체적으로 2Nx2N 경로에 대한 진단을 수행하는데 진단의 수행은 프로세서간 통신의 수신 포트 선택과 입력 포트에 따른 프로세서간 통신용 셀을 생성하는 단계와, 생성된 셀을 스위치 메모리 및 링크 보드로 보내어 스 위치를 통하여 교환되게 하여 되돌아오는 그 프로세서간 통신용 셀을 스위치 제어기가 수신하는 단계와, 송수신한 프로세서간 통신용 셀에 의해 스위치의 각 경로에 대한 진단을 내리는 단계로 구성함으로써, 단위 스위치가 가지고 있는 프로세서간 통신용 셀을 위한 경로 선택 기능을 이용하여 ATM 스위치 및 스위치 제어기에 작용함으로 인해 별도의 진단 장치를 부가하지 않고도 ATM 스위치의 교환기능을 진단하는 방법을 제공하는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
269
records
(took 0.112 seconds)
