公开(公告)号：KR100311228B1

公开(公告)日：2001-10-12

申请号：KR1019990062048

申请日：1999-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이정희 ,  정갑중 ,  한만수 ,  이범철

IPC: H04L12/28

Abstract: 본발명은직렬비트스트림입출력으로정합되는대용량크로스포인트/크로스바스위치를고속으로스위칭하기위한셀/패킷스위칭시스템에관한것으로서, 다중플레인을구성하고순차적으로활성화시켜동작시킴으로써동일한입출력동작속도로스위칭하는복수개의플레인으로구성된셀/패킷스위칭시스템을제공하기위하여, 셀또는패킷을고속으로스위칭하는대용량스위치를비동기크로스포인트또는크로스바스위치로구현하는복수개의플레인으로구성된셀/패킷스위칭시스템에있어서, 상기고속으로입력되는상기셀/패킷을저장하여대기시키는입출력버퍼링수단; 상기입출력버퍼링수단과고속의직렬비트스트림입출력으로정합하고스위칭하기위하여복수의플레인으로구성한크로스포인터/크로스바스위칭수단; 상기입출력버퍼링수단에저장된상기셀/패킷에대한출력제어를위한중재기능을수행하며, 상기크로스포인터/크로스바스위칭수단으로형상변경정보를출력하고, 복수개의상기크로스포인터/크로스바스위칭수단을순차적으로활성화하여형상변경정보를출력하는셀 중재수단을포함하며 , 고속셀/패킷스위칭시스템에이용됨.

公开(公告)号：KR1020010035805A

公开(公告)日：2001-05-07

申请号：KR1019990042557

申请日：1999-10-04

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  한만수 ,  최익성 ,  이범철

IPC: H04J3/00

CPC classification number: H04L47/6225 ,  H04L49/153 ,  H04L49/1576 ,  H04L67/1017

Abstract: PURPOSE: A three dimensional high speed of round-robin scheduling method is provided to allow all clients to occupy a public multi-communication line with an equitable utilization ratio and to utilize all public multi-communication lines with a maximum utilization ratio. CONSTITUTION: In a three dimensional high speed of round-robin scheduling method, Requests signals from all clients are arranged with a sequence of a two dimensional request matrix and thereby a two dimensional matrix which is consisted of rows(N) corresponding to the number of all communication lines and columns(M) corresponding to the number of client groups is formed. The NxM request matrix is divided by an M unit and thereby a K number of MxM request matrix is formed. A K number of MxM request matrixes is copied as the number(K) of the pubic communication lines in which a client group can use simultaneously. A KxKxM number of processors are parallel-arranged and the MxM request matrix is parallel-processed. A two dimensional parallel round-robin scheduling is performed using a round-robin sequence with same start element and a three dimensional parallel round-robin scheduling is performed using a round-robin sequence with a different start element number, thereby obtaining a three dimensional request element. The obtained three-dimensional request elements are traced using a multistep tracing method to allocate to the public communication lines.

Abstract translation: 目的：提供三维高速轮询调度方法，使所有客户端占用具有公平利用率的公共多通信线路，并利用具有最大利用率的所有公共多线路。 构成：在循环调度方法的三维高速度中，来自所有客户端的请求信号被安排为具有二维请求矩阵的序列，从而由二维矩阵组成的二维矩阵（N） 形成与客户端组数相对应的所有通信线路和列（M）。 将N×M请求矩阵除以M个单位，从而形成K个M×M请求矩阵。 复制K个MxM请求矩阵作为客户端组可同时使用的公共通信线路的数量（K）。 一个KxKxM个处理器并行排列，MxM请求矩阵并行处理。 使用具有相同起始元素的循环序列来执行二维并行循环调度，并且使用具有不同起始元素数的循环序列来执行三维并行循环调度，由此获得三维请求 元件。 所获得的三维请求元素使用多步跟踪方法进行跟踪以分配给公共通信线路。

公开(公告)号：KR100363890B1

公开(公告)日：2002-12-11

申请号：KR1019990044590

申请日：1999-10-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 한만수 ,  이정희 ,  정갑중 ,  이범철

IPC: H04L12/56

CPC classification number: H04L49/153 ,  H04L12/5601 ,  H04L47/50 ,  H04L47/6225 ,  H04L49/254 ,  H04L49/255 ,  H04L49/30 ,  H04L49/3081 ,  H04L2012/5679 ,  H04L2012/5683

Abstract: 본발명은대용량의스위칭동작을위해다수의스위칭플랜(switching plane)을사용하는입출력버퍼형스위치(input and output buffered switch)의다중선택형 2차원라운드로빈스케줄링방법에관한것이다. 이러한다중선택형 2차원라운드로빈스케줄링방법은, 각입력버퍼모듈의전송요청신호의유무를감지하여 m×m 전송요청행렬(r(i,j), i,j=1,...,m)을구성하는제 1 단계와; 검색순서(S=1,...,m)를나타내는 m×m 검색형태행렬(d(i,j), i,j=1,...,m)을설정하는제 2 단계; 전송승인여부와전송가능한스위칭플랜의번호를나타내는 m×m 전송응답행렬(a(i,j), i,j=1,...,m)의요소값들을 0으로초기화하는제 3 단계; 상기검색형태행렬의검색순서(S)에따라전송요청행렬을검사하여전송요청이있는 r(i,j)를찾는제 4 단계; 및상기제 4 단계에서찾아진각 (i,j)쌍에대해전송응답행렬의 i행요소값들과 j열요소값들이 1∼n 범위내에서서로다른값을가지도록 a(i,j)값을설정하는제 5 단계를포함하는바, 상기검색순서(S)를 1부터 m까지 1씩증가시키면서상기제 4 단계내지제 5 단계를반복수행한다.

公开(公告)号：KR100321784B1

公开(公告)日：2002-02-01

申请号：KR1020000014113

申请日：2000-03-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  이범철 ,  박권철

IPC: G06F13/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및 그를 이용한 입력 데이터 처리 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 입력 버퍼에 이중의 파이포(FIFO : first-in-first-out) 버퍼를 두고 중앙 중재기에 요청 파이포(FIFO) 버퍼를 두어 전송지연에 무관하게 발생된 요청에 대해 중재를 수행하는 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및 그를 이용한 입력 데이터 처리 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 입력 데이터 처리수단에서 매칭되는 입력포트로부터 입력 데이터를 받아 목적하는 출력포트별로 저장 관리하는 제 1 단계; 상기 입력 데이터 처리수단에서 상기 입력 데이터에 대한 중재 요청 신호를 중재 수단으로 전송하고 중재 요청 신호가 전송된 입력 데이터에 대한 정보를 저장 관리하는 제 2 단계; 중재수단이 전송받은 중재 요청 신호에 대해 입력 데이터 처리수단 및 목적하는 출력포트별로 관리하는 제 3 단계; 입력 데이터 처리수단과 목적 출력포트에 따라 중재 요청을 확인하여 중재를 수행하고 그 결과를 상기 입력 데이터 처리수단과 스위칭 수단으로 전송하는 제 4 단계; 및 상기 입력 데이터 처리수단이 출력 허가 신호를 수신하여 저장된 입력 데이터에 대한 정보를 확인하고 스위칭 수단으로 전송하여 입력 데이터에 대한 처리를 수행하는 제 5 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 스위치 시스템 등에 이용됨.

公开(公告)号：KR1020010089024A

公开(公告)日：2001-09-29

申请号：KR1020000014113

申请日：2000-03-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  이범철 ,  박권철

IPC: G06F13/00

CPC classification number: G06F13/364

Abstract: PURPOSE: A dispersed type input buffer switch system of an arbitration latency tolerance and a method for processing input data using the system are provided to perform an arbitration with respect to a generated request regardless of delay of a transmission of a request signal and a permission signal by providing a dual FIFO buffer in an input buffer and providing a requesting FIFO in a central arbiter. CONSTITUTION: An input buffer(21) includes a virtual output queue(211), a queue controller(212), a cell address FIFO(213), and an idle queue(214). A central arbiter(22) includes a request matrix(221), a request FIFO controller(222) and an arbitration logic(223). An output cell address FIFO buffer(213) is matched the virtual output queues(211) of the input buffer(21), respectively. The central arbiter(22) has a request matrix(221) storing a request signal per an output port according to input buffers. The request matrix(221) has a request signal FIFO buffer per each request matrix element. In addition, a space division switch(23) switches inputted data in accordance with a given command.

Abstract translation: 目的：提供一种仲裁等待时间容差的分散式输入缓冲器切换系统以及使用该系统处理输入数据的方法，用于对生成的请求执行仲裁，而不管延迟发送请求信号和许可信号 通过在输入缓冲器中提供双FIFO缓冲器并在中央仲裁器中提供请求FIFO。 构成：输入缓冲器（21）包括虚拟输出队列（211），队列控制器（212），单元地址FIFO（213）和空闲队列（214）。 中央仲裁器（22）包括请求矩阵（221），请求FIFO控制器（222）和仲裁逻辑（223）。 输出单元地址FIFO缓冲器（213）分别与输入缓冲器（21）的虚拟输出队列（211）匹配。 中央仲裁器（22）具有根据输入缓冲器存储每个输出端口的请求信号的请求矩阵（221）。 请求矩阵（221）每个请求矩阵元素具有请求信号FIFO缓冲器。 此外，空分开关（23）根据给定的命令切换输入的数据。

公开(公告)号：KR100527341B1

公开(公告)日：2005-11-09

申请号：KR1020020080159

申请日：2002-12-16

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  정갑중 ,  한인탁 ,  이범철

IPC: H04L12/00

Abstract: 본 발명은 크로스바 방식의 방송스위치에 관한 것으로서, 입력포트에 매칭되며, 유니캐스트 및 멀티캐스트 데이터를 일시 저장하고, 유니캐스트 및 멀티캐스트 데이터를 목적하는 출력포트 별로 전송하기위한 중재요청을 하고, 중재요청이 수행된 패킷 데이터에 대한 정보를 저장 및 관리하는 적어도 하나의 입력버퍼; 적어도 하나의 입력버퍼로부터 중재요청 신호를 받아 그 요청 정보를 저장 및 관리하며, 중재 요청에 따라 중재를 수행하는 중앙 중재기; 입력버퍼로부터 데이터를 전송받아 중앙 중재기의 중재결과정보를 받아 이에 따라 스위칭을 수행하며, 적어도 둘 이상의 크로스바 스위치를 포함하는 크로스바스위치부; 및 크로스바 스위치부의 크로스바 스위치 각각에 매칭되어 출력된 패킷 데이터를 크로스바 스위치 별로 저장하고 관리하는 출력버퍼들로 이루어진 출력버퍼부를 포함함을 특징으로 한다.
따라서 본 발명에 의하면, 방송 패킷 지원 문제를 해결하고 스위치의 고 처리율을 지원함으로써 방송 서비스에 원활히 대처할 수 있으며 병렬 중재기를 이용하고 파이프라인 방식을 이용한 고속 동작을 지원함으로써 고속의 대용량의 스위치를 적은 비용으로 설계할 수 있다.

公开(公告)号：KR1020040052306A

公开(公告)日：2004-06-23

申请号：KR1020020080159

申请日：2002-12-16

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  정갑중 ,  한인탁 ,  이범철

IPC: H04L12/00

CPC classification number: H04L49/101

Abstract: PURPOSE: A broadcast switch in crossbar type is provided to finish all operations within a processing time of each unit data packet, and to transmit results of each functional block in pipeline method, thereby increasing a switch throughput. CONSTITUTION: At least one input buffer(200,210) matched with input ports temporarily stores unicast/multicast data, transmits an arbitration request to transmit the data to targeted output ports, and stores/manages information on packet data where the arbitration request is performed. A central arbiter(230) receives an arbitration request signal from the at least one input buffer(200,210) to store/manage requested information, and carries out an arbitration process according to the request. A crossbar switch portion(222) receives the data to switch the data according to arbitration result information, and includes at least more than two crossbar switches. An output buffer portion(224) consists of output buffers that store/manage the packet data by crossbar switch.

Abstract translation: 目的：提供交叉开关类型的广播交换机，以在每个单位数据包的处理时间内完成所有操作，并以流水线方式传输每个功能块的结果，从而增加交换机吞吐量。 构成：与输入端口匹配的至少一个输入缓冲器（200,210）临时存储单播/多播数据，发送仲裁请求以将数据发送到目标输出端口，并存储/管理执行仲裁请求的分组数据的信息。 中央仲裁器（230）从至少一个输入缓冲器（200,210）接收仲裁请求信号以存储/管理所请求的信息，并根据请求执行仲裁处理。 交叉开关部分（222）接收数据以根据仲裁结果信息切换数据，并且包括至少两个以上的交叉开关。 输出缓冲器部分（224）由通过交叉开关存储/管理分组数据的输出缓冲器组成。

公开(公告)号：KR1020010063940A

公开(公告)日：2001-07-09

申请号：KR1019990062048

申请日：1999-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이정희 ,  정갑중 ,  한만수 ,  이범철

IPC: H04L12/28

CPC classification number: H04L49/153 ,  H04L12/5601 ,  H04L49/106 ,  H04L2012/5674

Abstract: PURPOSE: A cell/packet switching system configured with planes is provided to configure multiple planes, to compensate an additional time block for bit and word synchronization for output data of an asynchronous cross pointer/cross bar switch for sequential activation and operation. CONSTITUTION: Input/output buffering units(4100,4200,4300) stores cell/packet inputted at a high speed, for waiting. Cross pointer/cross bar switching units(4410,4420,4430) are configured with multiple planes, for interfacing and switching with the input/output buffering units(4100,4200,4300) through a high speed serial bit stream input/output. A cell/packet arbitrating unit(4500) performs arbitration for the output control of the cell/packet stored in the input/output buffering units(4100,4200,4300), outputs shape change information to the cross pointer/cross bar switching units(4410,4420,4430), and sequentially activates the cross pointer/cross bar switching units(4410,4420,4430) to output the shape change information.

Abstract translation: 目的：提供配置有平面的单元/分组交换系统以配置多个平面，以补偿用于顺序激活和操作的异步交叉指针/交叉开关的输出数据的位和字同步的附加时间块。 规定：输入/输出缓冲单元（4100,4200,4300）存储以高速输入的单元/分组，用于等待。 交叉指针/交叉开关单元（4410,4420,4430）配置有多个平面，用于通过高速串行比特流输入/输出与输入/输出缓冲单元（4100,4200,4300）进行接口和切换。 小区/分组仲裁单元（4500）对存储在输入/输出缓冲单元（4100,4200,4300）中的小区/分组的输出控制执行仲裁，将形状改变信息输出到交叉指针/横杆切换单元 4410,4420,4430），并且顺序地激活交叉指针/横杆切换单元（4410,4420,4430）以输出形状变化信息。

公开(公告)号：KR100317123B1

公开(公告)日：2001-12-24

申请号：KR1019990047540

申请日：1999-10-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  한만수 ,  최익성 ,  이범철 ,  박권철

IPC: H04L12/28

Abstract: 본발명은두 개이상의입력이동시에하나의출력장치에대해데이터통신을요구할때 공유통신선로를공정하게중재하는선형시스톨릭라운드로빈스케줄러및 그의스케줄링방법에관한것이다. 이러한선형시스톨릭라운드로빈스케줄러는, 각클라이언트들의요청신호들을조합하여 N×N의 2차원요청매트릭스를만드는요청매트릭스생성수단과; 상기 2차원요청매트릭스를입력받아입력포트별각 출력포트들에대한요청신호들을추출하여우선순위순으로재배열하는요청배열생성수단; 상기우선순위순으로재배열된 1차원요청배열중 우선순위순으로하나의요청신호를출력포트정보와함께출력하는 N단의요청신호전파수단들; 쌍을이루는요청신호전파수단으로부터상기요청신호와출력포트정보를입력받고전단의프로세싱수단으로부터요청허가결과를입력받아, 상기요청신호에대한요청허가여부를결정하여후단의프로세싱수단에게전파하는 N단의프로세싱수단들; 및해당라운드로빈스케줄링사이클에서요청허가된상호독립적인입력포트들정보와출력포트들정보를출력하는수집수단을포함한것을특징으로한다.

公开(公告)号：KR1020010039236A

公开(公告)日：2001-05-15

申请号：KR1019990047540

申请日：1999-10-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  한만수 ,  최익성 ,  이범철 ,  박권철

IPC: H04L12/28

CPC classification number: H04L47/6225 ,  H04L49/101 ,  H04L49/30

Abstract: PURPOSE: A linear systolic Round-Robin scheduler and its scheduling method are provided to implement a simple circuit structure having an excellent modularity for many shared communication links and perform a 2-dimensional Round-Robin scheduling of a high throughput by scheduling at a high speed many shared communication links with a small circuit size. CONSTITUTION: A Round Rover(310) outputs an output Round Robin seed address(o-seed) which is increased by 1 every Round-Robin scheduling cycle and an input Round-Robin seed address(i-seed) which is increased by 1 every Nth Round-Robin scheduling cycle. A request matrix register block(320) reads a request data of an input port to every output port by one time and propagates it to a rotation block(330). The rotation block(330) rotates the request signals read by line unit every Round-robin scheduling cycle from the request matrix register block(320) by using the output Round-Robin seed address. The rotated request signals are propagated to request propagation blocks(341,342,343). Processing elements(344,345,346) are respectively connected to each request propagation blocks(341,342,343) to form pairs. The request signals propagated from the rotation block(330) are propagated from the first request propagation block(341) to the nth request propagation block(343). In this respect, in each propagation block, the request signals are propagated in a pipeline as the uppermost bit is rotated by single bits to the lowermost bit. An aggregator block(350) is positioned at the end of the overall pipeline stage. The aggregator block(350) determines a use allowance of every input shafted communication link and output shared communication link selected by each pipeline stage and each Round-Robin cycles, and generates a data for configuring a space division switching.

Abstract translation: 目的：提供一种线性收缩循环调度器及其调度方法，以实现对许多共享通信链路具有出色模块性的简单电路结构，并通过高速调度执行高吞吐量的二维Round-Robin调度 许多共享的通信链路具有小的电路大小。 组合：轮回（310）输出一个输出轮回种子地址（o-seed），每个循环轮询调度周期增加1，而输入的Round-Robin种子地址（i-seed）每增加1个 第N轮回调度周期。 请求矩阵寄存器块（320）将输入端口的请求数据读取到每个输出端口一次，并将其传播到旋转块（330）。 旋转块（330）通过使用输出的Round-Robin种子地址从请求矩阵寄存器块（320）旋转每循环调度周期的线路单元读取的请求信号。 旋转的请求信号被传播到请求传播块（341,342,343）。 处理元件（344,345,346）分别连接到每个请求传播块（341,342,343）以形成对。 从旋转块（330）传播的请求信号从第一请求传播块（341）传播到第n个请求传播块（343）。 在这方面，在每个传播块中，当最高比特以单个比特旋转到最低比特时，请求信号在流水线中传播。 聚合器块（350）位于整个流水线阶段的末端。 聚合器块（350）确定每个输入轴通信链路的使用余量和由每个流水线级选择的每个循环循环的输出共享通信链路，并且生成用于配置空分切换的数据。